- •Предисловие
- •Глава 1. Общие сведения о микропроцессорах
- •1.1 Классификация микропроцессоров
- •1.2 Характеристики микропроцессоров
- •1.2.1 Тактовая частота
- •1.2.2 Архитектура процессора
- •1.2.3 Технологический процесс производства
- •1.2.4 Частота системной шины
- •1.2.5 Размер кэша
- •1.3 Типы архитектур микропроцессоров
- •1.4 Структурная схема микропроцессоров
- •1.4.1 Микропроцессор Фон-Неймана
- •1.4.2 Конвейер
- •1.4.3 Зависимость между частотой и количеством ступеней конвейера
- •1.5 Представление информации в эвм
- •1.5.1 Двоичное представление целых чисел
- •1.5.2 Представление символьной информации
- •Глава 2. Архитектура микропроцессоров ia-32
- •2.1 Состав и функции регистров
- •2.1.1 Основные регистры
- •2.1.2 Регистры дополнительных функциональных модулей
- •2.2 Типы адресации
- •2.3 Система команд
- •2.3.1 Классификация команд
- •2.3.2 Формат команды
- •2.3.3 Однобайтовые команды
- •2.3.4 Непосредственно заданные операнды
- •2.3.5 Команды с регистровыми операндами
- •2.3.7 Команды с операндами, расположенными в памяти
- •Глава 3. Организация многоуровневой памяти
- •3.1 Принцип построения многоуровневой памяти
- •3.2 Организация кэш-памяти
- •3.3 Протоколы когерентности памяти микропроцессоров
- •3.4 Страничная организация памяти
- •Глава 4. Режимы работы процессоров ia-32
- •4.1 Обзор режимов работы
- •4.2 Реальный режим адресации
- •4.3 Защищённый режим
- •4.3.1 Дескрипторные таблицы
- •4.3.2 Дескрипторные регистры
- •4.3.3 Дескриптор
- •4.3.4 Односегментная модель памяти
- •4.3.5 Многосегментная модель памяти
- •Глава 5. Страничная организация памяти в процессорах ia‑32
- •5.1 Каталог страниц
- •5.2 Таблица страниц
- •5.3 Страничная переадресация
- •5.4 Диспетчер виртуальных машин системы Microsoft Windows
- •Глава 6. Архитектура процессоров с параллелизмом уровня команд
- •6.1 Подходы к использованию ресурса транзисторов в микропроцессорах
- •6.2 Суперскалярные процессоры и процессоры с длинным командным словом
- •6.3 Зависимости между командами, препятствующие их параллельному исполнению
- •6.4 Предварительная выборка команд и предсказание переходов
- •6.5 Условное выполнение команд в vliw-процессорах
- •6.6 Декодирование команд, переименование ресурсов и диспетчеризация
- •6.7 Исполнение команд
- •6.8 Завершение выполнения команды
- •6.9 Направления развития архитектуры процессоров с параллелизмом уровня команд
- •Глава 7. Мультитредовые микропроцессоры
- •7.1 Основы мультитредовой архитектуры
- •7.2 Выявление тредов
- •7.3 Мультитредовые процессоры с тредами, выявляемыми путем анализа потоков управления программы
- •7.3.1 Мультитредовая модель выполнения программы
- •7.3.2 Мультитредовые программы
- •7.3.3 Аппаратные средства мультитредовой архитектуры
- •7.3.4 Преимущества мультитредовой архитектуры
- •7.4 Мультитредовые процессоры с тредами, выявляемыми путем анализа потоков данных программы
- •7.5 Специфика мультитредовых моделей распараллеливания
- •Глава 8. Модуль обработки вещественных чисел
- •8.1 Представление чисел с плавающей запятой
- •8.2 Состав модуля fpu
- •Глава 9. Основы 64-разрядной архитектуры
- •9.1 Состав и назначение регистров микропроцессора ia-64
- •9.2 Особенности архитектуры epic
- •9.3 Архитектура x86-64
- •9.4 Структура одноядерного процессора
- •9.5 Многоядерные процессоры
- •9.6 Зачем нужны “лишние” разряды?
- •Глава 10. Современные 64-разрядные микропроцессоры корпораций Intel и amd
- •10.1 Архитектура Intel Core 2
- •10.1.1 Intel Wide Dynamic Execution
- •10.1.2 Intel Intelligent Power Capability
- •10.1.3 Intel Advanced Smart Cache
- •10.1.4 Intel Smart Memory Access
- •10.1.5 Intel Advanced Digital Media Boost
- •10.1.6 Логическая схема процессора
- •10.2 Архитектура Intel Core i7
- •10.2.1 Технология Hyper-Threading в архитектуре Nehalem
- •10.2.2 Иерархия кэш-памяти в архитектуре Nehalem
- •10.3 Хронология развития семейств микропроцессоров с архитектурой Nehalem
- •10.4 Архитектура amd Athlon 64
- •10.4.1 Ядро процессора
- •10.4.3 Контроллер памяти
- •10.4.4 Контроллер HyperTransport
- •10.5 Архитектура amd k10
- •10.4.1 Технология amd Memory Optimizer Technology
- •10.5.2 Ядро процессора
- •10.5.3 Предвыборка данных и инструкций
- •10.5.4 Выборка из кэша
- •10.5.5 Предсказание переходов и ветвлений
- •10.5.6 Процесс декодирования
- •10.5.7 Диспетчеризация и переупорядочение микроопераций
- •10.5.8 Выполнение микроопераций
- •10.5.9 Технологии энергосбережения
- •10.5.10 Шина HyperTransport 3.0
- •10.5.11 Семейство процессоров Barcelona
- •10.5.12 Семейство процессоров Phenom
- •Глава 11. Технологии, поддерживаемые современными микропроцессорами
- •11.1 Технологии тепловой защиты
- •11.1.1 Технология Thermal Monitor
- •11.1.2 Технология Thermal Monitor 2
- •11.1.3 Режим аварийного отключения
- •11.2 Технологии энергосбережения
- •11.2.1 Технология Enhanced Intel SpeedStep
- •11.2.2 Технология Cool'n'Quiet
- •11.3 Технология расширенной памяти
- •11.4 Технология антивирусной защиты
- •11.5 Технология виртуализации
- •11.6 Реализация технологий в современных микроархитектурах
- •11.6.2 Em64t – NetBurst
- •11.6.3 Intel Core
- •11.6.4 Intel Atom
- •11.6.5 Nehalem
- •11.6.6 Xeon
- •Глава 12. Графические микропроцессоры
- •12.1 Основные термины и определения
- •12.2 Технологии построения трёхмерного изображения
- •12.2.1 Технологии повышения реалистичности трехмерного изображения
- •12.3 Шейдерный процессор
- •12.4 Особенности современных графических процессоров
- •Глава 13. Однокристальные микроконтроллеры
- •13.1 Общая характеристика микроконтроллеров
- •13.2 Микроконтроллеры семейства avr
- •Почему именно avr?
- •13.3 Общие сведения об омк avr
- •13.4 Характеристики avr-микроконтроллеров
- •Глава 14. Технология производства микропроцессоров
- •14.1 Особенности производства процессоров
- •14.2 Новые технологические решения
- •14.3 Технология производства сверхбольших интегральных схем
- •I. Выращивание кристалла кремния
- •II. Создание проводящих областей
- •III. Тестирование
- •IV. Изготовление корпуса
- •V. Доставка
- •14.4 Перспективы производства сбис
- •Англо-русский словарь терминов и аббревиатур
- •Библиографический список
- •Интернет-ссылки
- •350072. Краснодар, ул. Московская, 2, кор. А.
2.3 Система команд
2.3.1 Классификация команд
Современные микропроцессоры содержат богатый набор команд для обработки данных. Этот набор команд образует язык Ассемблер. Ассемблеры для современных микропроцессоров содержат сотни команд. Здесь надо иметь в виду, что Ассемблером называют не только язык программирования микропроцессоров и микроконтроллеров, но и средство программирования, то есть компилятор. На рисунке 2.2 представлена классификация команд микропроцессоров.
Система команд МП IA-32 делится на следующие основные группы команд:
пересылки;
арифметические;
логические;
передачи управления;
цепочечные;
ввода-вывода;
коррекции и преобразования данных;
команды для обработки чисел с плавающей точкой (FPU-расширение);
MMX-команды мультимедийного расширения;
XMM-команды векторного расширения.
В приложении Б методических указаний к лабораторным работам приведена система команд процессоров Intel.
2.3.2 Формат команды
Обобщённый формат машинной команды МП IA-32 представлен на рисунке 2.3, а описание её полей приведено в таблице 2.5 и 2.6. Значение в поле кода операции (opcode) определяет общий формат команды, то есть какие поля расположены следом, а также размер команды. При декодировании этого поля дешифратор команд определяет операцию, количество и тип операндов. Все остальные байты не являются обязательными. Поле Mod R/M (mode register/memory) определяет режим адресации и операнды команды. Поля immed-low и immed-high используются тогда, когда в команде присутствует непосредственно заданный операнд (константа). Поля disp-low и disp-high задают величину смещения, которая добавляется к базовому и индексному регистрам при использовании сложных режимов адресации типа [BX+SI+2]. Только некоторые команды содержат все перечисленные выше поля. Большая же часть команд имеет длину всего 2-3 байта.
Таблица 2.5. Значение поля mod команд процессоров Intel
Значение mod |
Описание |
00 |
Байты смещения disp‑low и disp‑high отсутствуют, кроме случая, когда поле r/m = 110 |
01 |
Присутствует один байт смещения disp‑low, значение которого расширяется со знаком до 16 бит. Поле disp‑highотсутствует |
10 |
Присутствуют оба байта смещения disp‑low и disp‑high. |
11 |
В поле r/m закодирован один из восьми РОНов |
Таблица 2.6. Значение поля r/m команд процессоров Intel
Значение r/m |
Операнд |
000 |
[BX+SI] + смещение |
001 |
[BX+DI] + смещение |
010 |
[BP+SI] + смещение |
011 |
[BP+DI] + смещение |
100 |
SI + смещение |
101 |
DI + смещение |
110 |
[BP] + смещение, либо только смещение, если поле mod=00 |
111 |
[BP] + смещение |
2.3.3 Однобайтовые команды
К этому типу относятся команды, у которых либо нет операндов, либо используется подразумеваемый операнд. Такие команды содержат только поле кода операции, значение которого и определяет выполняемые процессором действия. Часто используемые однобайтовые команды приведены в таблице 2.7.
На первый взгляд кажется, что команда с явно указанным операндом случайно причислена к однобайтовым командам. Однако на самом деле это не так. Разработчики системы команд процессоров Intel постарались присвоить уникальные коды операций некоторым часто используемым командам. В результате удалось достичь оптимизации размера кода и времени выполнения.
Таблица 2.7. Некоторые однобайтовые команды процессоров Intel
Команда |
16-ричный код операции |
Команда |
16-ричный код операции |
AAA |
37 |
LODSB |
AC |
AAS |
3F |
XLAT |
D7 |
CBW |
98 |
INC DX |
42 |