Программируемый параллельный интерфейс кр580bb55

Программируемый параллельный адаптер серии КР580 может быть использован для реализации программно управляемого обмена (синхронного или асинхронного по прерыванию) между МП и различными внешними устройствами.

Обмен информацией между магистралью данных систем и микросхемой КР580ВВ55 осуществляется через 8-разрядный двунаправленный трехстабильный канал данных (D). Для связи с периферийными устройствами используются 24 линии ввода-вывода, сгруппированные в три 8-разрядных канала PA, PB и PC, направление передачи информации и режимы, работы которых определяются программным способом.

Микросхема может функционировать в трех основных режимах. При работе микросхемы в режиме 0 обеспечивается простой ввод или вывод информации через любой из трех каналов, и сигналов управления обменом информации с периферийным устройством не требуется. В этом режиме микросхема представляет собой совокупность двух 8-разрядных и двух 4-разрядных каналов ввода-вывода. В режиме 0 возможны 16 различных комбинации схем ввода-вывода каналов PA, PB, PC.

В режиме 1 обеспечивается возможность ввода-вывода информации в/из периферийного устройства через два независимых 8-разрядных канала PA и PB по сигналам квитирования. При этом линии канала PC используются для приема и выдачи сигналов управления обменом.

В режиме 2 обеспечивается возможность обмена информацией с периферийными устройствами через двунаправленный 8-разрядный канал PA по сигналам квитирования. Для передачи и приема сигналов управления обменом используются пять линий канал PC. Выбор соответствующего канала и направление передачи информации через канал определяются сигналами A0, A1 (соединяемые обычно с младшими разрядами канала адреса системы) и сигналами RD(L), WR(L), CS(L).

Режим работы каждого из каналов PA, PB, PC определяется содержимым регистра управляющего слова (РУС). Произведя запись управляющего слова в РУС, можно перевести микросхему в один из трех режимов работы: режим 0 - простой ввод-вывод; режим 1 - стробируемый ввод-вывод; режим 2 - двунаправленный канал.

В дополнение к основным режимам работы микросхема обеспечивает возможность независимой программной установки в 1 и сброса в 0 любого из разрядов регистра канала PC.

Если микросхема запрограммирована для работы в режиме 1 или 2, то через выводы PC0 и PC3 канала PC выдаются сигналы, которые могут использоваться как сигналы запросов прерываний для микропроцессора. Запретить или разрешить формирование этих сигналов в микросхеме можно установкой или сбросом соответствующих разрядов в регистре канала PC. Эта особенность микросхемы позволяет программисту запрещать или разрешать обслуживание любого внешнего устройства ввода-вывода без анализа запроса прерывания в схеме прерывания системы.

В этих двух режимах состояние каждого сигнала управления об установлении связи с периферийным устройством, принимаемого или выдаваемого через выводы канала PC, фиксируется в регистре канала PC. Это позволяет программисту простым чтением содержимого регистра канала PC проверить состояние каждого периферийного устройства, подключенного к микросхеме, и в соответствии с состоянием внешнего устройства изменять процесс прохождения программы.

Вывод	Обозначение	Тип вывода	Функциональное назначение
1-4, 37-40	PА7-PА0	Входы-выходы	Информационный канал А.
5	RD (L)	Вход	Чтение информации.
6	CS (L)	Вход	Выбор микросхемы.
7	GND	-	Общий.
8, 9	A1, A0	Вход	Младшие разряды адреса.
10-17	PC7-PC0	Входы-выходы	Информационный канал С.
18-25	PB0-PB7	Входы- выходы	Информационный канал В.
26	+5V	-	Напряжение питания +5В ±5%
27-34	D7-D0	Входы-выходы	Канал данных.
35	RESET	Вход	Установка в исходное состояние.
36	WR (L)	Вход	Запись информации.

Программируемый последовательный интерфейс КР580BB51

Универсальный синхронно – асинхронный приемопередатчик предназначен для реализации двунаправленного асинхронно – синхронного обмена данными, представленными в параллельном формате, и управляющими словами с микропроцессором, а также двунаправленного синхронного и асинхронного обмена данными, представленными в последовательном формате, с другими модулями системы. УСАПП преобразует параллельный код, полученный по шине данных, в последовательный, и поразрядно выдает его в канал связи. УСАПП выполняет и обратное преобразование – принимает с линии связи последовательный код и формирует из него параллельный, который может быть передан в систему по шине данных. Таким образом с помощью микросхемы КР580ВВ51 обеспечивается функционирование канала связи с одно- и двунаправленным (полудуплексным и дуплексным) способом передачи информации. Универсальность микросхемы заключается в том, что загрузкой в нее управляющих слов программируется один из допустимых видов обмена (синхронный или асинхронный), разрядность передаваемых кодов, контроль по четности (нечетности), скорость передачи и длительность стоп–сигнала (при асинхронном – синхронном обмене), а также синхроимпульсы и вид синхронизации (при синхронном обмене). Кроме того, имеется возможность программирования большого числа других режимов в процессе функционирования микросхемы КР580ВВ51.

Универсальный синхронно – асинхронный приемопередатчик условно можно разбить на три блока: управления, приема и передачи.

Через двунаправленный буфер шины данных блока управления, выводы D0-D7 которого подключены к шине данных системы, происходит обмен информацией между МП и микросхемой КР580ВВ51, а именно: запись управляющих слов, кодов синхросимволов и данных в УСАПП и чтение данных и слова состояния из УСАПП. При определенном сочетании сигналов на входах схемы управления чтением – записью (CS (L) = 1 или CS (L) = 0, WR (L) = 1, RD (L) = 1) выводы D0-D7 буфера шины данных переходят в высокоимпедансное состояние.

Разряды регистра слова состояния имеют следующее функциональное назначение:

D7 – готовность модема (внешнего устройства) – устанавливается в «1» сигналом низкого уровня на входе DSR (L).

D6 – 1) синхросимвол найден – устанавливается в «1» при обнаружении синхросимволов в режиме обмена с автопоиском синхросимвола, 2) разрыв последовательности передаваемых кодов – устанавливается в «1» в режиме асинхронно – синхронного обмена, если в промежутке между двумя смежными моментами времени, в которые должны появляются стоп – биты, на вход RxD поступают нулевые значения, сбрасывается в «0» после аппаратного или программного сброса или при появлении единичных значений на входе RxD.

D5 – флаг ошибки формата – устанавливается в «1», если в коде после информационных разрядов (разряда контроля по четности – нечетности) отсутствует стоп – бит, сбрасывается в «0» после загрузки операционного управляющего слова с единицей в разряде D4.

D4 – флаг потери кода – устанавливается в «1», если перед принятием кода из канала связи поступивший ранее код не был считан МП из блока приема, сбрасывается в «0» после загрузки операционного управляющего слова с единицей в разряде D4.

D3 – флаг нарушения четности (нечетности) – устанавливается в «1», если сумма разрядов передаваемого в (принимаемого из) УСАПП кода нечетна (четна), сбрасывается в «0» после загрузки операционного управляющего сова с единицей в разряде D4.

D2 – регистр блока передачи пуст – устанавливается в «1» по окончании поразрядной выдачи кода из регистра блока передачи в канал связи.

D1 – готовность блока приема к чтению кода по шине данных – устанавливается в «1» при заполнении регистра блока приема кодом, поступающим из канала связи, сбрасывается в «0» по шине данных.

D0 – готовность блока передачи к записи кода по шине данных – устанавливается в «1» после выдачи последнего разряда кода из регистра блока передачи в линию связи, сбрасывается в «0» при записи кода в регистр передачи по шине данных.

Синхроимпульсы, подаваемые на вход TxC (L) схемы управления передачей, задают скорость выдачи разрядов кода в канал связи, а в режиме асинхронно – синхронного обмена они поступают на делитель частоты, программируемый загрузкой управляющего слова инициализации и обеспечивающий выдачу разрядов кода из сдвигового регистра блока передачи в канал связи (выход TxD) с частотой, составляющей 1, 1/16 и 1/32 частоты синхроимпульсов (вход TxC (L)). Количество информационных разрядов передаваемого кода подсчитывается счетчиком разрядов, который программируется загрузкой управляющего слова инициализации.

Схема управления приемом формирует сигналы: «готовность блока приема к чтению кода по шине данных» (выход RxRDY), «синхросимвол найден» – в режиме обмена с внутренней синхронизацией и «разрыв последовательности передаваемых кодов» - в режиме асинхронного обмена (выход SYNDET). Синхроимпульсы подаваемые на вход RxC (L) схемы управления приемом, задают скорость приема из канала связи. В режиме асинхронно – синхронного обмена они поступают на делитель частоты, программируемый загрузкой управляющего сова инициализации и обеспечивающий прием разрядов кода из канала связи в сдвиговый регистр блока приема с частотой, составляющей 1, 1/16, 1/32 частоты синхроимпульсов (вход TxC (L)). Количество информационных разрядов принимаемого кода подсчитывает счетчик разрядов, который программируется загрузкой управляющего слова инициализации.

С целью подтверждения приема стартового бита кода в режиме асинхронно – синхронного обмена он опрашивается в середине периода тактовых сигналов, поступающих на вход TxC (L), опорным сигналом, сгенерированным специальным формирователем. Схема контроля по четности (нечетности) ведет подсчет единиц в информационных разрядах кода, и устанавливается в единицу разряд D3 слова состояния в случае нарушения четности (нечетности).

В зависимости от содержимого разрядов D0, D1 управляющего слова инициализации, загружаемого в УСАПП, могут выполняться обмены следующих видов: асинхронно – синхронный прием и передача, синхронная передача и прием. Синхронный прием может выполняться с автопоиском синхросимвола – начала кодовой последовательности и принудительной инициации обмена с каналом связи.

Вывод	Обозначение	Тип вывода	Назначение выводов
1, 2, 5-8, 27, 28	D2 – D7, D0, D1	Входы / выходы	Канал данных обмена информацией между МП и микросхемой
3	RxD	Вход	Приёмник микросхемы
4	GND	—	Общий
9	TxC (инв.)	Вход	Синхронизация передачи
10	WR (инв.)	Вход	Запись информации
11	CS (инв.)	Вход	Выбор микросхемы
12	CO/D	Вход	Управление / данные
13	RD (инв.)	Вход	Чтение информации
14	RxRDY	Выход	Готовность приёмника
15	TxRDY	Выход	Готовность передатчика
16	SYNDET/BD	Входы / выходы	Двунаправленный трёхстабильный программируемый вход/выход
17	CTS (инв.)	Вход	Готовность внешнего устройства принять данные
18	TxEND	Выход	Конец передачи
19	TxD	Выход	Передатчик микросхемы
20	C	Вход	Синхронизация
21	SR	Вход	Установка исходного состояния
22	DSR (инв.)	Вход	Готовность внешнего устройства передать данные
23	RTS (инв.)	Выход	Запрос приёмника внешнего устройства на приём данных
24	DTR (инв.)	Выход	Запрос передатчика внешнего устройства на передачу данных
25	RxC (инв.)	Вход	Синхронизация приёма
26	Ucc	—	Напряжение питания ±5 В

ЦАП.

Схема 10-разрядного ЦАП в данном курсовом проекте реализована на микросхема 572ПA1 и операционном усилителе КР140УД7.

10-разрядный ЦАП обеспечивает минимальную дискретность выходного сигнала 0.1 %.

При использовании Uпит и Uоп = +12В максимальное напряжение на выходе равно -10В.

Микросхема ЦАП подключена к шине данных посредством параллельного интерфейса КР580ВВ55 (DD15).

Аналоговый выходной сигнал выводится с операционного усилителя на выходной разъём.

ОЗУ

В качестве оперативного запоминающего устройства выбрана микросхема КР537РУ17.

Информационная ёмкость - 65356 бит (8192 слов x 8 разрядов) Т.к. нам нужно 4к слов, то старший бит соединяем с землей.

A0 - A12 - адресные входы;

D0 - D7 - вход-выход данных;

CS1, CS2 - выбор микросхемы;

CEO - разрешение по входу;

WR/RD - сигнал записи/считывании информации.

ПЗУ

В качестве постоянного запоминающего устройства выбрана микросхема КР573РФ5.

Информационная ёмкость – 16к бит (2к x 8 разрядов)

A0 - A10 - адресные входы;

D0 - D7 - вход-выход данных;

CS - выбор микросхемы;

EO - разрешение по входу;