Микротренажер МТ1804.

Структура. Принцип действия. Режимы работы.

Внутренняя организация микротренажера (МТ) соответствует типовой структуре микроконтроллера и выполнена на основе 4-разрядных секционированных элементов микропроцессорного комплекта серии 1804. Использование секционированных микропроцессоров (МП) обусловило применение в МТ микропрограммного способа управления выполнением команд, при котором формирование управляющих сигналов производится отдельным специализированным устройством, работающим под управлением микропрограммы, хранящейся в запоминающем устройстве.

Упрощенная структурная схема микротренажера приведена на рис.1. МТ включает следующие функциональные блоки – управляющий блок (УБ), операционный блок (ОБ), блок индикации и блок синхронизации (два последних на схеме не приведены).

Рис. 1. Структурная схема МТ.

Управляющий блок в своем составе содержит:

• Микросхему, формирующую адрес следующей микрокоманды К1804ВУ1 (СУАМК),

• Память микрокоманд на шестнадцать 32-разрядных слов (ПМК),

• Регистр микрокоманд (РМК).

Операционный блок состоит из:

• Центрального процессорного элемента К1804ВС1 (ЦПЭ),

• Регистра выходных данных (РВД),

• Регистра слова состояния (РСС).

Работа МТ осуществляется под управлением 32-разрядной микрокоманды, содержащей совокупность микроинструкций, обеспечивающих синхронную работу блоков МТ в соответствии с выполняемым действием. Формат и назначение битов микрокоманды приведены в таблице 1.

Формат микрокоманды микротренажера МТ1804

Таблица 1

Номер тетрады	7	6	5		4		3		2	1	0
Назначение бита	BR3-BR0	P3-P0	S1	I8-I6	S0	I2-I0	C0	I5-I3	A3-A0	B3-B0	D3-D0
Определение поля МК	Адрес перехода	Управление следующим адресом	*	Управление приемником результата	*	Выбор источников операндов	*	Функция АЛУ	Адрес РОН канала А	Адрес РОН канала В	Входные данные
Пример МК	1111	1000	0	001	0	111	1	101	0000	1000	1001

*S1,S0 – биты управления операциями сдвига.

С0 – входной перенос в АЛУ.

Все биты 32-разрядной микрокоманды разделены на группы по четыре бита (тетрады) и каждой тетраде присвоен порядковый номер от 0 до 7. Нулевая тетрада предназначена для ввода данных в ОБ. Четыре бита этой тетрады позволяют осуществлять ввод 4-разрядных исходных данных (беззнаковых от 0 до15, знаковых от +7 до -8 в дополнительном коде) для их последующей обработки в ОБ. Тетрады с 1 по 5 поступают в ОБ для управления процессом обработки данных. Содержимое этих тетрад определяет, какую необходимо выполнить операцию, над какими данными и где сохранить результат этой операции. 6 и 7 тетрады предназначены для УБ, с их помощью формируется адрес следующей микрокоманды для реализации заданного алгоритма обработки данных. Более подробные пояснения назначения отдельных бит микрокоманды будут приведены в дальнейшем.

Рабочая программа с помощью переключателей, расположенных в нижней части МТ, предварительно записывается в микропрограммную память в виде последовательности микрокоманд, соответствующей алгоритму решаемой задачи. При выполнении программы СУАМК формирует адрес ячейки ПМК, где хранится первая микрокоманда программы. Код первой микрокоманды извлекается из ПМК и загружается в РМК. С выхода РМК часть микрокоманды (с 5 по 0 тетрады) поступает в ОБ, в котором, в соответствии с кодом микрокоманды, осуществляется требуемое преобразование данных. Друга часть микрокоманды (7 и 6 тетрады) с выхода РМК поступает в УБ и определяет способ формирования адреса очередной команды (последовательное выполнение команд, безусловный либо условный переход, вызов подпрограммы и т.д.), по которому из ПМК извлекается код следующей микрокоманды и так до конца программы.

Операционный блок

Основой ОБ является четырехразрядная секция центрального процессорного элемента К1804ВС1. Структурная схема ЦПЭ показана на рис. 2.

Рис. 2. Центральный процессорный элемент.

В состав ЦПЭ входит блок внутренней памяти, включающий регистровое запоминающее устройство (РЗУ), состоящее из 16 четырехразрядных регистров общего назначения (РОН) и дополнительного регистра RQ. Внутренняя память предназначена для хранения исходных данных и результатов вычислений.

Запись данных во внутреннюю память возможна только с выхода F арифметико-логического устройства (АЛУ). Куда будут направлены данные для хранения в РЗУ либо RQ определяется кодом микрокоманды «Управление приемником результата». Выбор одного из РОН для записи данных определяется сигналами на адресных входах В3-В0 (тетрада 1 микрокоманды см. таблица 1.). Информация перед записью в РЗУ и RQ может быть сдвинута влево или вправо на один разряд сдвигателем данных (СДА) и сдвигателем дополнительного регистра RQ (СДQ) соответственно.

Чтение данных из РЗУ осуществляется одновременно по двум независимым каналам А и В. Выбор РОН определяется сигналами на адресных входа А3-А0 и В3-В0, которые задаются тетрадами 1 и 2 микрокоманды – «Адрес РОН канала А» и «Адрес РОН канала В». Если на адресных входах установлены одинаковые адреса, то на обоих выходах РЗУ будут представлены идентичные данные. С выходов А и В РЗУ данные переписываются в буферные регистры RA и RB и хранятся в них до окончания выполнения команды.

Важнейшим частью ЦПЭ является арифметико-логический блок АЛБ, включающий в свой состав:

• Селектор исходных данных (СИД),

• Арифметико-логическое устройство (АЛУ),

• Селектор выходных данных (СВД).

Селектор источников данных осуществляет выбор операндов на R и S входы АЛУ из пяти источников:

• Внешней шины данных D3-D0,

• Регистров RA,

• Регистра RB,

• Регистра RQ,

• Нулевая константа 0.

Выбор источников операндов задается кодом «Выбор источников операндов» - 4 тетрады микрокоманды (таблица 2).

Выбор источников операндов

Таблица 2

Микрокод			Источник операндов АЛУ
I2	I1	I0	R	S
0	0	0	A	Q
0	0	1	A	B
0	1	0	0	Q
0	1	1	0	B
1	0	0	0	A
1	0	1	D	A
1	1	0	D	Q
1	1	1	D	0

Арифметико-логическое устройство выполняет три арифметические и пять логических операций. Тип операции АЛУ задается кодом тетрады 3 микрокоманды (таблица 3).