1.Триггеры

В импульсной и цифровой технике широко используются функцио­нальные узлы, способные сохранять двоичную информацию (состоя­ния «0», «1») после окончания действия входных импульсов. Такие функциональные узлы называют триггерами.

Указанное свойство триггера обусловлено тем, что факторами, воздействующими на его состояния, являются не только внешние уп­равляющие сигналы, но и сигналы самого триггера (сигналы обрат­ной связи).

В интегральной микросхемотехнике триггеры выполняют либо на основе логических интегральных элементов, либо как завершен­ный функциональный элемент в виде микросхемы.

Интегральные триггеры характеризуются большим разнообрази­ем. Их отличают функциональный признак, определяющий поведение триггера при воздействии сигнала управления, а также используемый способ управления. По функциональному признаку различают триггеры типов R-S, D, Т, J-K и др. По с п о с о б у у п ­равления триггеры подразделяют на асинхронные и тактируемые. В асинхронных триггерах переключение из од­ного состояния в другое осуществляется непосредственно с поступле­нием сигнала на информационный вход. В тактируемых триггерах помимо информационных входов имеется вход такто­вых импульсов. Их переключение производится только при наличии разрешающего, тактирующего импульса.

Триггеры применяют при построении более сложных функцио­нальных устройств: счетчиков импульсов, регистров и т. д.

R-S-триггеры. В зависимости от способа управления различают асинхронные и тактируемые R-S-триггеры.

Асинхронные R-S-т р и г г е р ы являются простей­шими, однако они получили широкое распространение в импульснойи цифровой технике. В частности, они служат основой триггеров дру­гих типов и требуют для своего построения два двухвходовых логи­ческих элемента типа И — НЕ или ИЛИ — НЕ.

На рис. 1.1, а приведена структурная схема асинхронного триг­гера на логических элементах И — НЕ. Схема имеет два выхода: Q — прямой, — инверсный.

Асинхронный R-S-триггер, как и триггер любого другого типа, характеризуется

двумя состояниями: логической «1» и логического «0». Состоянию логической «1» соответствует Q = 1, = 0; состоянию логического «0» — Q = 0, =1.

По информационному входу производится установка триггера в состояние логической «1», а по информационному входу — установ­ка (перевод) триггера в исходное состояние логического «0». Этому соответствуют сокращенные обозначения входов и название триггера:

S— set (установка), R — reset (возвращение в исходное состояние).

Принцип действия триггера определяется поведением в нем эле­ментов И — НЕ. Он иллюстрируется таблицей переходов триггера (рис. 3.39, б), где указаны значения входных сигналов и в неко­торый момент времени tⁿ и состояние триггера (по значению его пря­мого выхода) в следующий момент времени tⁿ⁺¹ после прихода оче­редных импульсов.

При = 0 и = 1 подтверждается предшествующее состояние, если триггер находился в состоянии логической «1» (Q = 1, = 0), и переход его в состояние «1», если триггер до этого находился в состоя­нии «0» (первая строка сверху в таблице на рис. 1.1, б). Пусть Q = 1, = 0. Если = 0, то независимо от значения сигнала на втором входе элемента Э₁ И — НЕ Q = 1. На обоих входах элемента Э₂ присутствуют логические «1». Это обеспечивает Q = 0. При Q = 0 и = 1 сигнал = 0 вызывает переключение элемента Э1 в состояние логической «1» и соответственно элемента Э₂ в состоя­ние логического «0» вследствие появления и на его левом входе логи­ческой «1».

При противоположном соотношении сигналов ( =1, = 0) происходит либо подтверждение нулевого состояния триггера (Q = 0, = 1), либо его переключение из состояния «1» в состояние «0» (вторая строка сверху в таблице переходов). Положение доказывает­ся аналогичным образом.

Значениям сигналов на входе = = 1 соответствует сохранение триггером предыдущего состояния (третья строка сверху в таблице переходов). Пусть до появления такой комбинации сигналов на вхо­дах в триггере была записана логическая «1» (Q = 1, = 0). При на­личии = = 1 имеем на обоих входах элемента Э₂ по логической «1». Это обусловливает = 0. На правом входе элемента Э₁ будет логи­ческий «0», что дает Q = 1.

При комбинации = = 0 (последняя строка снизу в таблице переходов) один из входов обоих элементов И — НЕ имеет логический «0». Согластно схеме Q = Q = 1. Такие значения выходных сигналов триггера не соответствуют ни его состоянию «1» (Q=1, = 0), ни его состоянию «0» (Q = 0, = 1). Триггер принимает не­определенное состояние. По указанной причине комбинация сигна­лов на входе = = =0 для асинхронного R-S-триггера на эле­ментах И—НЕ является запрещенной. Рассмотренной схе­ме триггера соответствуют временные диаграммы, приведенные на рис. 1.1, в. Они построены с учетом таблицы переходов, приведен­ной на рис. 1.1, б.

На рис. 1.2, а показана структурная схема асинхронного R-S- триггера на двухвходовых логических элементах ИЛИ — НЕ. В от­личие от предыдущей схемы триггер управляется не инверсными, а пряными значениями входных сигналов.

Работу схемы иллюстрирует таблица переходов, приведенная на рис. 1.2, б.

Состояние логической «1» (Q = 1) триггер принимает при S=1, R = 0.

Если до этой комбинации сигналов на входах триггер находил­ся в состоянии логического «0», то при ее наступлении в триггере за­писывается логическая «1». Состояние «1» триггера сохраняется, если он находился раньше в этом состоянии. Действительно, при S = 1 для элемента Э₂ ИЛИ — НЕ независимо от сигнала на втором входе = 0 . Тогда для элемента Э₁ на обоих входах будут логические «0» , что обусловливает Q =1.

Аналогично можно показать, что при обратной комбинации вход­ных сигналов (S = 0, R = 1) триггер устанавливается в состояние логического «0» (Q = 0).

При S =R= 0 в триггере сохраняется предшествующее состоя­ние («0» или «1»), Например, при Q = 0 на обоих входах элемента Э₂ присутствуют логические «0», что дает = 1. Сигнал на правом вхо­де элемента Э₁ равен единице, вследствие чего в триг­гере поддерживается состояние Q = 0.

Комбинация S = R = 1 для схемы триггера на элементах ИЛИ — НЕ является запрещенной ввиду неопределенности его со­стояния. Для этой комбинации Q = = 0. Схеме триггера соответст­вуют временные диаграммы, приведенные на рис. 1.2, в.

Из двух рассмотренных схем асинхронных R-S-триггеров триггер на логических элементах И — НЕ (см. рис. 1.1, а) нашел большее применение ввиду большей распространенности этих элементов в сериях интегральных микросхем.

На рис. 1.3, а приведена структурная схема тактируемого R-S-триггера на элементах И — НЕ. Переключения в тактируемом триггере возможны, как отмечалось, лишь при наличии разрешаю­щего сигнала (импульса тактов), подаваемого на вход Т. Эта особенность схемы связана с применением на входах асинхрон­ного R-S-триггера двух управляющих элементов И — НЕ (Э₃, Э₄). Принцип действия схемы иллюстрируют временные диаграммы, при­веденные на рис. 1.3, б.

При нулевых значениях сигналов на всех трех входах (S = R = Т = 0) на выходах элементов Э₃, Э₄ действует логическая «1». Состояние R-S-триггера на элементах Э₁ Э₂ остается без изменения (интервал времени t₀ —t₁ );на рис. 1.3, б принято за нулевое. Со­стояние триггера сохраняется и при S=1, R = Т = 0 (интервал времени t₁— t₂). В момент времени сигналы логической «1» совпа­дают по входам S и T(S= T= 1, R = 0). На выходе элемента Э₃ действует логический «0», а на выходе элемента Э₄ — логическая «1», что приводит к переключению триггера на элементах Э₁, Э₂ в состоя­ние «1».

Очередное переключение триггера возможно лишь в момент вре­мени t₄, когда R = Т = 1, S = 0, а также в момент времени ког­да S = Т =1, R = 0. Комбинация S = R = =Т= 1 в триггере долж­на быть исключена, так как на выходах элементов Э₃, Э₄ при этом присутствовал бы одновременно сигнал «0», что, как известно, за­прещено для асинхронного R-S-триггера на логических элементах И —НЕ.

Тактируемые R-S-триггеры нашли широкое применение в устройствах цифрового действия для хранения двоичной информации в течение времени, большего ее существования в исходном источнике, например для хранения промежуточной информации передаваемой от счетчиков импульсов и регистров .

D-триггеры. D-триггеры имеют один информационный вход. Со­стоянию логической «1» соответствует единица на входе триггера, а состоянию логического «0» — нулевой уровень входного сигнала.

На практике наибольшее применение получили тактируемые (однотактные и двухтактные) D-триггеры. Их обозначение обусловлено свойством сохранять состояние логической «1» после снятия входного сигнала до прихода очередного тактового импульса (delay — задерж­ка).

D-триггеры широко используют при построении регистров .

На рис. 1.4, а приведена структурная схема однотактного D-триггера, выполненная на основе асинхронного R-S-триггера.Временные диаграммы, поясняющие его принцип действия, изобра­жены на рис. 1.4, б.

Предположим, что к моменту прихода входного сигнала D-триггер находился в состоянии логического «0» (Q = 0, = 1). В интер­вале времени t₁ — t₂. когда действует входной сигнал D, состояние триггера не изменяется, так как при этом Т = =0 и сигналы на входах элементов Э₁,Э₂ = = 1. Действие сигнала Т = 1 в момент вре­мени t₂ обусловливает на выходе элемента Э₃ = 0, а на выходе эле-

мента Э₄ = 1. Это приводит к переключению триггера в состояние логической «1» (Q = 1, = 0). Состояние «1» триггера не изменит­ся до момента времени t₄, так как при Т = 0 сигналы на входах асин­хронного триггера = = 1. Появление в момент времени t₄ сиг­нала Т = 1 дает = 0, = 1 и вызывает переключение триггера в состояние логического «0».

Принцип действия двухтактных D-триггеров подобен однотактным. Отличие заключается в том, что запись информации в них производится с участием одной последовательности тактовых импуль­сов, а считывание — с участием другой последовательности тактовых импульсов. Обе последовательности тактовых импульсов имеют фа­зовый сдвиг в 180°.

Двухтактные D-триггеры просто реализуются на комбинирован­ных логических элементах.

На рис. 1.5, а приведена структурная схема однофазного (имею­щего один выход) двухтактного D-триггера на элементе 2И — ИЛИ. Запись единицы в триггере осуществляется при одновременном дей­ствии сигналов Т₂, D на входах элемента И₂, а считывание произво­дится по входу Т₁ элемента И₁. Процессы в схеме иллюстрируют вре­менные диаграммы рис. 1.5, б.

До момента времени t₁ триггер находится в состоянии «0». При наличии в момент времени сигналов на обоих входах элемента И₂ происходит изменение состояния триггера (Q = 1). Это состояние поддерживается в триггере до момента времени t₂ логической «1» на обоих входах элемента И ₁.

В момент времени t₂ = 0, на выходе элемента И₁ действует ло­гический «0», что вызывает переход триггера в исходное нулевое со­стояние.

T-триггер. Характерным свойством T-триггера является его пе­реключение в противоположное состояние с приходом каждого оче­редного входного импульса. Ввиду широкого применения в счетчиках импульсов его часто называют триггером со счетным запуском.

Триггеры Т-типа выполняются на базе двух асинхронных R-S- триггеров (M-S-схема), один из которых называют основным (master — основной), я другой — вспомогательным (slave — вспомогательный) (триггеры ОТ и ВТ на рис. 1.6, а).

По M-S-схеме реализуются несколько вариантов T-триггера. Осо­бенностью рассматриваемой структур­ной схемы является наличие в ней дополнительного инвертора (элемент Э₅), управляющего ВТ. В связи с этим ее называют часто схемой с инвертором.

Последовательность переключения асинхронных R-S-триггеров, входя­щих в T-триггер, такая. На этапе фронта входного импульса переключается основной триггер, а по окончании длительности t_и входного импуль­са (на этапе среза) — вспомогательный триггер (рис. 1.6,б). Указанная осо­бенность отражается в другом названии схемы — триггер с внутренней задержкой(T_t).

Режим счетного запуска T-триг­гера определяет указанные ниже особенности, учитываемые при его построении.

В схеме должны быть созданы условия для сохранения нового со­стояния после переключения тригге­ра входным импульсом. При этом должна обеспечиваться необходимая направленность переключения: если триггер находится в состоянии «1», то входной импульс переводит его в состояние «0», и наоборот. Предположим, что после переключения оба триггера установлены в состояние «1». Состояние «1» основного триг­гера поддерживается единичными . сигналами с выходов эле­ментов Э₈, Э₉. Значения «1»на выходах этих элементов создаются вви­ду того, что сигнал на одном из их входов Т = 0. Состояние «1» вспо­могательного триггера обусловливается тем, что при Т= 0 на обоих входах элемента Э₃ действует логическая «1», а на выходе элемента Э₃ — логический «0». Избирательность переключения Т-триггера до­стигается наличием связей элементов Э₈, Э₉ с выходами . вспомога­тельного триггера. Если до прихода очередного входного импульса Т в триггере записана «1», то по цепям обратных связей на входе элемента Э₉, будет логическая «1», а на выходе элемента Э₈ — логи­ческий «0». При поступлении входного импульса Т элемент Э₉ пере­ходит в состояние «0», вызывая переключение в нулевое состояние основного триггера, а после окончания входного импульса в состояние «0» переключается и вспомогательный триггер. Принцип действия схемы поясняют временные диаграммы, приведенные на рис. 1.6, б.

К моменту времени t₁ триггеры ОТ и ВТ находятся в состоянии. «1». В момент времени t₁ Т = 1 и триггер ОТ переходит в состояние «0», однако при этом на выходе элемента Э₅ действует логический «0». а на выходах элементов Э₃ и Э₄— по логической «1». Таким образом, на этапе действия входного импульса состояние ВТ не изменяется. В момент времени t₂ Т = 0 и на выходе элемента действует логическая «1». На обоих входах элемента Э₄ присутствует «1», сигнал на выходе элемента Э₄

становится равным нулю, что вызывает пере­ключение в состояние «0» и вспомогательного триггера.

С момента времени t₃ действие входного импульса направлено на переключение триггера в состояние «1». Вначале (в момент времени t₃) в состояние «1» переключается триггер ОТ, а затем (в, момент вре­мени t₄) и триггер ВТ. В последующем процессы в схеме повторяются.

J-K-триггер. J-K-(-триггер получают на основе T-триггера (рис. 1.6, а) путем использования в его входных цепях трехвходовых элементов И — НЕ, позволяющих иметь два дополнительных входа J и К (пунктирные линии на рис. 1.6, а). Наличие двух дополнитель­ных входов расширяет функциональные возможности триггера, в связи с чем J-K-триггер называют универсальным. При соот­ветствующем подключении входов J-K-триггер, в частности, может выполнять функции R-S, D- и T-триггеров (рис. 1.7, а — в). J-K-триггер, так же как и все типы триггеров, получаемые на его основе, является триггером с внутренней задержкой: в мо­мент действия импульса Т ин­формация записывается в ос­новной триггер, а после его окончания состояние основного триггера передается во вспомогательный. Наличие в работе схемы внутренней временной задержки, определяемой длительностью тактовых импульсов, часто отражается символом " t " в обозначении J-K-триггера и триггеров, выполненных на его основе: J-K_t, R-S_t, D_t, T_t.

R-S_t- и D_t-триггеры являются тактируемыми (рис. 1.7, а, б); R-S_t-триггер (рис. 1.7, а) получают подачей на вход J сигнала S; а на вход К — сигнала R; D_t-триггер создается введением инвертора в цепь входа К (рис. 1.7, б). Триггер со счетным запуском (T_t-триггер) реализуется подключением входов J и К к входу Т.