5.3.6. Базовые логические элементы на униполярных транзисторах

Основой для построения микросхем логических элементов на транзисторах n-МОП и p-МОП типа являются соответствующие цифровые ключи (например, рис. 2.8).

Схема логического элемента И-НЕ на однотипных МОП-транзисторах с индуцированным каналом n-типа приведена на рис. 5.35. Основные транзисторы VT1 и VT2 включены последовательно. Транзистор VT3 исполняет роль динамической нагрузки. В случае, когда на обоих входах элемента действует напряжение высокого уровня (x1=1, x2=1), оба транзистора VT1 и VT2 оказываются
	Рис. 5.35

открытыми и на выходе устанавливается напряжение низкого уровня (y=0). Во всех остальных случаях, когда закрыт хотя бы один из транзисторов VT1 или VT2, на выходе устанавливается напряжение высокого уровня (y=1). Таким образом, элемент выполняет функцию И-НЕ.

Схема логического элемента ИЛИ-НЕ приведена на рис. 5.36. На его выходе устанавливается напряжение низкого уровня (y=0), если хотя бы на одном из входов действует напряжение высокого уровня (x₁=1 или x₂=1), открывающее один из управляющих транзисторов VT1 или VT2 соответственно.

	Из сопоставления схем элементов И-НЕ (рис. 5.35) и ИЛИ-НЕ (рис. 5.36) можно сделать вывод о том, что логические функции базовых элементов реализуются за счет соответствующего соединения управляющих транзисторов, а нагрузочный транзистор может быть один на всю микросхему.
Рис. 5.36

От количества управляющих транзисторов и логики их соединения зависит коэффициент объединения по входам. Коэффициент объединения по входам для элементов И-НЕ может быть не более 4, коэффициент объединения по входам для элементов ИЛИ-НЕ – до 12.

При необходимости увеличения количества входов используются стандартные схемы расширителей по «ИЛИ» или по «И».

Так, например, количество входов элемента И-НЕ (рис. 5.35) может быть увеличено с двух до четырех путем подключения в точку А (рис. 5.35) расширителя по «ИЛИ» (рис. 5.37).
	Рис. 5.37

Рассматриваемые схемы логических элементов обладают очень высоким уровнем помехозащищенности. Это объясняется тем, что, например при напряжении питания Е_пит=+27В для транзисторов с каналом n-типа, уровень логической 1 на 1,5 – 2,0В ниже уровня напряжения питания, а уровень логического 0 составляет сотые доли вольта. Таким образом, обеспечивается большое значение логического перепада и высокая помехозащищенность. У рассмотренных схем логических элементов коэффициент разветвления по выходу достигает 20.

Увеличить коэффициент разветвления можно путем использования дополнительных буферных усилителей мощности (УС), подключаемых к логическому элементу (ЛЭ). Указанные усилители могут быть двухтактными инвертирующими или неинвертирующими.

Пример подключения неинвертирующего оконечного усилителя с собственным источником питания Епит2> Епит1, что обеспечивает увеличение выходной мощности, приведен на рис. 5.38.
	Рис. 5.38

Использование внешней синхронизации, когда затвор нагрузочного транзистора VT2 не замкнут на источник питания, а подключен к источнику управляющего сигнала U_упр позволяет обеспечить меньшее потребление мощности при нахождении схемы в статическом состоянии. При этом реализация логической функции осуществляется с задержкой на один период управляющего сигнала. Рассмотренные принципы построения логических схем на МОП-транзисторах с каналом n-типа используются в микропроцессорных сериях 1801, 586 и др.

Для существенного уменьшения потребления мощности логическим элементом в статическом состоянии используются комплементарные МОП логические элементы. Рассмотренный ранее (рис. 2.9) комплементарный ключ фактически является элементом НЕ (инвертором).

Схема логического элемента, реализующего функцию ИЛИ-НЕ на КМОП-транзисторах, приведена на рис. 5.39. Если входные напряжения имеют низкие уровни, меньшие порогового напряжения транзисторов (логические переменные x1=0, x2=0), то
	Рис. 5.39

транзисторы VT1 и VT2 закрыты, транзисторы VT3 и VT4 открыты и выходное напряжение имеет высокий уровень (y=1). Если одно или оба входных напряжения имеют высокий уровень, пре-вышающий пороговое напряжение, (т.е. логические переменные имеют значения x₁=1, x₂=0 или x₁=0, x₂=1 или x₁=1, x₂=1), то открывается один или оба транзистора VT1 и VT2, а между истоком и затвором одного или обоих транзисторов VT3 и VT4 устанавливается низкое напряжение, что приведет к запиранию одного или обоих транзисторов VT3 и VT4, а следовательно, на выходе устанавливается низкий уровень напряжения (y=0). Таким образом, этот элемент реализует функцию и потребляет мощность от источника питания лишь в короткие промежутки времени, когда происходит его переключение.

Если обратить внимание на то, что при реализации логической функции ИЛИ-НЕ управляющие транзисторы VT1 и VT2 соединены параллельно, а комплементарные им нагрузочные транзисторы VT3 и VT4 – последовательно, то можно построить схему элемента И-НЕ (рис. 5.40), в которой управляющие
	Рис. 5.40

транзисторы VT1 и VT2 должны быть соединены последовательно, а комплементарные им нагрузочные транзисторы VT3 и VT4 – параллельно.

Достоинствами КМОП микросхем являются:

- малая потребляемая мощность в статическом режиме (до 0,01 мВт), при существенном увеличении потребляемой мощности в динамическом режиме (при частоте переключения 1 МГц – больше 1 мВт);

- большой диапазон напряжений питания (от 3 до 15 В);

- достаточно большой логический перепад;

- очень высокое входное сопротивление;

- большая нагрузочная способность (коэффициент разветвления по выходу – до 100).

Коэффициент объединения по входам одинаков для всех схем и равен четырем. Для увеличения количества входов используются схемы с открытым стоком (рис. 5.41) или схемы с тремя состояниями выхода (рис.5.42), где сигналы EZ₁ и EZ₂ управляют состоянием выхода.

Рис. 5.41	Рис. 5.42

КМОП-структуры используются в сериях логических элементов 564, 176, 164, 174, 561 и микропроцессорных сериях 587, 588.

Общими недостатками МОП и КМОП схем является сравнительно малое быстродействие ( ) и чувствительность к статическому электричеству. В связи с последним недостатком у этих микросхем нельзя оставлять свободными неиспользуемые входы. Они должны быть объединены с используемыми в соответствии с логикой работы схемы или подключены на корпус для элементов ИЛИ, а для элементов И – к питающему напряжению.