1.5. Временное моделирование проекта, реализуемого на базе плис семейств cpld
Запуск процесса временного моделирования проекта осуществляется двойным щелчком левой кнопки мыши на строке Simulate Post-Fit VHDL Model в окне процессов Навигатора проекта (рис. 9). Если этапы синтеза, размещения и трассировки были проведены успешно, то далее автоматически создается командный файл сеанса временной верификации и производится запуск системы моделирования ModelSim, которая сразу же после инициализации исполняет этот пакетный файл.
При отсутствии окончательных результатов этапа реализации проекта (например, в случае их удаления с помощью команды Cleanup Project Files из всплывающего меню Project, или, если размещение и трассировка не проводились) программные средства пакета WebPACK ISE автоматически выполнят все необходимые процедуры, после чего будет активизирован непосредственно процесс временного моделирования. Для проекта, в котором правильно учтены все временные факторы (выбран кристалл с необходимым быстродействием, заданы и выполнены соответствующие ограничения), результаты временного моделирования отличаются от функционального только наличием задержек между входными и выходными сигналами. В качестве примера, на рис. 16, приведены временные диаграммы, полученные в результате полного моделирования двоично-десятичного дешифратора.
Рис. 16. Результаты временного моделирования проекта двоично-десятичного дешифратора
Если результаты временной верификации не удовлетворяют предъявляемым требованиям, то следует проанализировать выполнение ограничений, установленных в проекте. Кроме того, рекомендуется обратить внимание на критерии оптимизации, которые были установлены для процессов синтеза и реализации (Implementation) проекта.
При необходимости следует внести коррективы во временные и топологические ограничения проекта и/или изменить критерии оптимизации, которая выполняется на этапах синтеза и реализации. После этого нужно повторить все необходимые этапы проектирования, включая полное временное моделирование.
Если указанные действия не приносят желаемого результата, то следует выбрать кристалл с более высоким быстродействием. С этой целью рекомендуется выполнить несколько сеансов временного моделирования, при различных значениях параметра Change Device Speed to.
Литература:
1. Грушвицкий Р.И., Мурсаев А.Х., Угрюмов Е.П. Проектирование систем на микросхемах программируемой логики. – СПб.: БХВ-Петербург, 2002. – 608 с.: ил.
2. Зотов В.Ю. Проектирование цифровых устройств на основе ПЛИС фирмы XILINX в САПР WebPACK ISE – М.: Горячая линия-Телеком, 2003. – 624 с., ил.
3. Сергиенко А.М. VHDL для проектирования вычислительных устройств. – К.: ЧП «Корнейчук», ООО «ТИД «ДС», 2003. – 208 с.
3. Угрюмов Е.П. Цифровая схемотехника – СПб.:БХВ-Петербург, 2001. – 528 с.: ил.
4. Уэйкерли Джон Ф. Проектирование цифровых устройств, том 1.: Пер. с англ. – М.: Постмаркет, 2002. – 544 с.
5. Уэйкерли Джон Ф. Проектирование цифровых устройств, том 2.: Пер. с англ. – М.: Постмаркет, 2002. – 528 с.