Основные цели и задачи
По прохождению летней практики были изучены:
-моделирование изделий и элементов на ПЛИС с помощью программных средств (САПР)
-системы автоматизированного проектирования программируемых логических интегральных схем.
-язык VHDL,его основные элементы ,последовательные и параллельные операторы, организация проекта.
Целью практики было понять и применить описание цифровой системы структурными и поведенческими способами. Этим я и занимался.
На практику я приходил в назначенное время, наш руководитель объяснял, что нужно делать, давал задание. Мы его делали дома, читая книгу, и приносили в назначенные дни. Он проверял и указывал на ошибки, если ошибки есть, то нужно было принести в исправленном виде в следующий раз, если нет, то очень хорошо. Наш руководитель был молод, поэтому понимал то что он от меня требует с полуслова.
Выполненные в ходе практики задания
Цифровая система может быть описана на уровне поведения посредством описания функций, реализуемых системой, и на структурном уровне.
Структурное описание- это описание системы в виде совокупности компонент(подсхем элементов) и связей между компонентами.
Поведенческое описание-это описание системы при помощи некоторых процедур на уровне зависимостей выходов от входов, то есть поведенческое описание задаёт алгоритм, реализуемый системой.
Общее задание на практике у нас выглядело следующим образом:
цифровая система S реализует следующий алгоритм. На входные полюсы системы S подаются два двухразрядных числа а = (а2, a1), b = (b2, b1), где а2, b2 — старшие разряды чисел а, b соответственно их — управляющий сигнал.
Если X = 1, система S должна перемножить числа а, b и выдать четырехразрядное число d = (d4, d3, d2, d1), где d = a x b.
Если X = 0, то числа а, b должны быть сложены, при этом в разряде d4 всегда должен быть нуль, в разряде d3 — перенос с2, в разряде b2 — старший разряд суммы s2, в разряде dl — младший разряд суммы si.
Предполагается, что (а2, a1) + (b2, b1) = (с2, s2, si).
Рассмотрим add1.
Элемент add1 представляет собой одноразрядный полусумматор, функционирование которого описывается таблицей истинности.
b1 |
b |
c1 |
s1 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
1 |
1 |
0 |
0 |
1 |
1 |
1 |
1 |
0 |
2
b1,b2 интерпретируются как одноразрядные числа, s1-сумма,с1-перенос в следующий разряд.
Рассмотрим add2.
Элемент аdd2- одноразрядный сумматор, функционирование которого следующее:
c1 |
a1 |
a2 |
c2 |
s2 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
0 |
1 |
0 |
1 |
1 |
1 |
0 |
1 |
0 |
0 |
0 |
1 |
1 |
0 |
1 |
1 |
0 |
1 |
1 |
0 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
На основе элементов add1 и add2 строятся adder_2, mult_2, dd, YY. А на основе всех этих элементов строил всю S-cистему. Построение её и являлось индивидуальным заданием.
Также нужно было построить индивидуально D-триггер.
D-триггер (от английского DELAY) называют информационным триггером, также триггером задержки. D - триггер бывает только синхронным. Он может управляться (переключаться) как уровнем тактирующего импульса, так и его фронтом. По синхроимпульсу D-триггер принимает то состояние, которое имеет входная линия. Схема его представлена ниже.
