- •1. Введение
- •2. Дискретизация аналоговых сигналов
- •2.1 Квантование по уровню
- •2.2 Квантование по времени
- •2.3 Квантование по уровню и по времени
- •2.3.1 Расчет погрешности ацп
- •2.3.2 Выбор величины шага квантования по времени
- •3. Применение алгебры логики (булевой алгебры) при анализе и синтезе цифровых электронных устройств
- •3.1 Определение и способы задания переключательных функций
- •3.4 Базисные логические функции
- •3.5 Принцип двойственности булевой алгебры
- •3.8 Совершенная дизъюнктивная нормальная форма (сднф) записи булевых выражений
- •3.9 Дизъюнктивная нормальная форма (днф)
- •3.10 Совершенная конъюнктивная нормальная форма (скнф) записи булевых выражений
- •3.11 Конъюнктивная нормальная форма (кнф)
- •3.12 Минимизация логических функций
- •3.12.1 Алгебраический способ минимизации пф
- •3.12.2 Минимизация пф с использованием диаграмм Вейча (карт Карно)
- •3.12.2.1 Минимизация пф с помощью диаграмм Вейча
- •3.12.2.1.1 Общие правила минимизации
- •3.12.2.1.2 Примеры минимизации пф с помощью диаграмм Вейча
- •3.12.2.2 Минимизация пф с помощью карт Карно
- •4. Логические элементы
- •4.1 Инвертор (логический элемент не)
- •4.2 Конъюнктор (логический элемент и)
- •4.3 Дизъюнктор (логический элемент или)
- •4.4 Повторитель
- •4.7 Исключающее или
- •4.8 Сложение по модулю два (нечетность)
- •4.9 Сложение по модулю два с отрицанием (четность)
- •4.10 Эквивалентность
- •4.11 Неэквивалентность
- •4.13 Запрет
- •4.14 Логические элементы с открытым коллектором
- •4.15 Логические элементы с третьим состоянием
- •5. Реализация логических функций в разных базисах
- •5.1 Базисные наборы лэ и их взаимосвязь
- •5.2 Реализация логических функций в различных базисах
- •5.2.1 Реализация элемента “Равнозначность” (исключающее или - не)
- •5.2.2 Реализация элемента “Неравнозначность” (исключающее или, сумма по модулю два)
- •5.2.3 Реализация элемента “Запрет”
- •5.2.4 Реализация многобуквенных логических функций на элементах с небольшим количеством входов
- •6. Параметры и характеристики цифровых интегральных микросхем (имс)
- •6.1 Коэффициент объединения по входу (Коб)
- •6.2 Коэффициент разветвления по выходу (Краз)
- •6.3 Статические характеристики
- •6.4 Помехоустойчивость
- •6.5 Динамические характеристики и параметры
- •6.6 Вид реализуемой логической функции
- •6.7 Потребляемые токи и мощность
- •6.8 Входные и выходные токи, напряжения
- •6.9 Пороговые напряжения
- •6.10 Допустимые значения основных параметров
- •7. Базовые логические элементы
- •7.1 Базовый ттл (ттлш) - элемент и-не
- •7.2 Базовый эсл - элемент или/или-не
- •7.3 Базовый кмоп-элемент или-не
- •8. Генераторы тактовых импульсов (гти) на логических элементах
- •8.1 Гти на двух инверторах
- •8.2 Гти на 3-х инверторах.
- •9. Функциональные устройства компьютерной (цифровой) электроники
- •9.1 Комбинационные цифровые устройства (кцу)
- •9.1.1 Анализ и синтез кцу
- •9.1.1.1 Анализ кцу
- •9.1.1.2 Синтез кцу
- •9.1.2 Типовые кцу
- •9.1.2.1 Шифраторы и дешифраторы
- •9.1.2.1.1 Шифраторы двоичного кода
- •9.1.2.1.2 Шифраторы двоично-десятичного кода
- •9.1.2.1.3 Дешифраторы двоичного кода
- •9.1.2.1.4 Дешифратор bcd-кода в семисегментный код
- •9.1.2.1.4.1 Семисегментные индикаторы на светодиодах
- •9.1.2.2 Мультиплексоры и демультиплексоры
- •9.1.2.2.1 Мультиплексоры
- •9.1.2.2.2 Демультиплексоры
- •9.1.2.2.3 Мультиплексоры–селекторы (мультиплексоры-демультиплексоры)
- •9.1.2.3 Сумматоры и полусумматоры
- •9.1.2.4 Устройства контроля четности (укч)
- •9.1.2.5 Цифровые компараторы
- •9.1.3 Использование для проектирования кцу мультиплексоров, дешифраторов и постоянных запоминающих устройств
- •9.1.3.1 Построение кцу на мультиплексорах
- •9.1.3.2 Построение кцу на дешифраторах
- •9.1.3.3 Построение кцу на постоянном запоминающем устройстве (пзу)
- •9.2 Последовательностные цифровые устройства
- •9.2.1 Триггеры
- •9.2.1.1 Триггеры на логических элементах
- •9.2.1.1.1 Rs - триггеры
- •9.2.1.1.1.1 Асинхронные rs - триггеры
- •9.2.1.1.1.2 Синхронные rs - триггеры
- •9.2.1.1.2 Т-триггеры (триггеры со счетным входом)
- •9.2.1.1.3 D-триггеры (триггеры задержки)
- •9.2.1.1.4 Jk-триггеры
- •9.2.1.2 Триггеры в интегральном исполнении
- •9.2.2 Регистры
- •9.2.2.1 Параллельные регистры
- •9.2.2.2 Последовательные (сдвигающие) регистры
- •9.2.2.3 Регистры сдвига
- •9.2.2.4 Последовательно-параллельные и параллельно-последовательные регистры
- •9.2.2.5 Регистры в интегральном исполнении
- •9.2.3.1 Асинхронный суммирующий двоичный счетчик с последовательным переносом
- •9.2.3.2 Асинхронный вычитающий двоичный счетчик с последовательным переносом
- •9.2.3.3 Асинхронные реверсивные двоичные счетчики с последовательным переносом
- •9.2.3.4 Синхронный счетчик со сквозным переносом
- •9.2.3.5 Десятичные счетчики
- •9.2.3.6 Счетчики в интегральном исполнении
- •9.2.4 Делители частоты
- •9.2.5 Распределители
- •10. Связь мп-ра и омэвм с аналоговым объектом управления и с пк
- •10.1 Структура типичной локальной микропроцессорной системы управления (лмпсу)
- •10.1.1 Назначение и схемная реализация отдельных узлов лмпсу
- •10.1.1.1 Аналоговый мультиплексор (ампс)
- •10.1.1.2 Устройство выборки-хранения (увх)
- •10.1.1.3 Аналого-цифровой преобразователь (ацп)
- •10.1.1.4 Ведомая однокристальная микроЭвм (омэвм)
- •10.1.1.5 Шинный формирователь (шф)
- •10.1.1.6 Регистры (Рг1...Рг3)
- •10.1.1.7 Схемы согласования уровней (ссу1...Ссу3)
- •10.1.1.8 Цифро-аналоговые преобразователи (цап1...Цап3)
- •10.2 Применение ацп и увх при вводе аналоговой информации в мпс
- •10.2.1 Расчет ацп
- •10.2.2.1 Описание микросхемы к1113 пв1
- •10.2.2.2 Расчет микросхемы к1113 пв1
- •10.2.2.3 Ввод данных от ацп в мпс через ппи в режиме 0
- •10.2.3 Устройство выборки и хранения (увх)
- •10.2.3.1 Обоснование применения увх
- •10.2.3.2 Принцип действия, схема и основные параметры увх
- •10.2.3.3 Функциональные возможности и схема включения микросхемы увх к1100ск2 (кр1100ск2)
- •10.2.4.1 Описание микросхемы max154. Временные диаграммы и режимы работы
- •10.2.4.2 Расчет ацп max154
- •10.3 Применение цап при выводе цифровой информации из мпс
- •10.3.1 Расчет цап на матрице r-2r c суммированием токов
- •10.3.2.1 Описание микросхемы к572 па1
- •10.3.2.2 Расчет цап к572 па1
- •10.3.3.1 Описание микросхемы max506
- •10.3.3.2 Расчет цап max506
- •10.4 Особенности аппаратной и программной реализации модуля ацп-цап мпс
- •10.4.1 Аппаратный уровень:
- •10.4.2 Программный уровень:
- •10.5 Обмен между мп-м (омэвм) и пк по последовательному каналу связи с помощью интерфейса rs-232с
- •10.5.1 Устройство асинхронное программируемое приёмопередающее (уапп)
- •10.5.2 Устройство преобразования уровней (упу)
- •10.5.3 Разъём rs-232с
- •10.5.4 Буферный регистр адреса rs-232c
- •10.5.5 Шинный формирователь
- •10.6 Выбор и расчет датчиков, нормирующих преобразователей и фильтров нижних частот (фнч)
- •10.6.1 Выбор и расчет датчиков и нормирующих преобразователей
- •10.6.1.1 Выбор датчиков
- •10.6.1.2 Выбор нормирующих преобразователей
- •10.6.2 Выбор фнч
- •10.6.3 Расчет фнч
- •10.7 Разработка схемы алгоритма и управляющей программы
10.6.3 Расчет фнч
Исходные данные для расчета:
АЧХ ФНЧ должна быть монотонной в полосе пропускания и в полосе задерживания.
Коэффициент усиления К=1.
Частота среза fc=10Гц.
Максимальное затухание в полосе пропускания a1=3дБ.
Минимальное затухание в полосе задерживания a2=20дБ.
Ширина переходной области Тwнч=10Гц.
Эти данные были введены в программу расчета фильтра, которая определила, что заданным значениям удовлетворяет фильтр Баттерворта 4-го порядка. Его принципиальная схема показана на рисунке 10.55 и включает два звена 2-го порядка, реализованные на ИМС ОУ: DA1,DA2.
Рисунок 10.55
Расчетный порядок фильтра – 4.
Добротность: звено1 – 0.541196, звено2 – 1.306563
Значения элементов:
звено1: R1=34,8 кОм; R2=34,8 кОм; R3=1,74 кОм; С1=422 нФ; С2=1 мкФ;
звено2: R4=82,5 кОм; R5=82,5 кОм; R6=41,2 кОм; С3=73,2 нФ; С4=1 мкФ.
На рисунке 10.56 приведены характеристики: отдельных звеньев ФНЧ; АЧХ идеального ФНЧ, соответствующая расчетным значениям его компонентов без их округления; АЧХ реального ФНЧ, соответствующая реальным значениям компонентов схемы, полученным после их округления к конкретному стандартному ряду электронных элементов Е96.
1,3,5 – реальные характеристики всего фильтра, 1-го и 2-го звеньев
2,4,6 – теоретические характеристики всего фильтра, 1-го и 2-го звеньев
Рисунок 10.56
10.7 Разработка схемы алгоритма и управляющей программы
Неотъемлемой частью любой микропроцессорной системы является управляющая программа, которая обеспечивает выполнение системой заданных функций.
На рисунке 10.57 приведена схема алгоритма работы ЛМПСУ, структура которой показана на рисунке 10.1.
В начале производится начальная инициализация ведомой ОМЭВМ, включающая начальные установки, программирование таймеров, последовательного и параллельного портов, системы прерываний.
Затем обрабатывается первый (индекс 0) канал трехканальной системы сбора, обработки информации и управления. Это происходит в том случае, если отсутствует прерывание от установки флага RI=1 ведомой ОМЭВМ (входной буфер приемника последовательного канала полон). RI=0 отражает отсутствие необходимости удаленного управления, которое заключается в получении ведомой ОМЭВМ команды от микро ЭВМ более высокой ступени иерархии.
Значение контролируемого параметра 1-го канала (в нашем случае – расход газа) через аналоговый мультиплексор и устройство выборки-хранения, встроенные в микросхему MAX154, поступит на вход АЦП этой микросхемы.
Затем формируется сигнал запуска АЦП, ожидается окончание преобразования и после его завершения информация о текущем значении контролируемого параметра вводится в ОМЭВМ. Здесь это значение сравнивается с заданным, в результате чего вырабатывается сигнал рассогласования, который поступает на цифровой ПИД-регулятор, реализованный программно, и предназначенный для обеспечения требуемого качества процесса управления.
С
выхода регулятора снимается управляющее
воздействие, которое через параллельный
порт ОМЭВМ выводится сигналом
– запись в предварительно выбранный
регистр – защелку четырехканального
ЦАП MAX506.
Цифровое значение, сохраненное в регистре, непосредственно цифро-аналоговым преобразователем, выполненном на матрице R-2R и операционном усилителе, преобразуется в аналоговую величину – напряжение, которая выдается на соответствующий исполнительный элемент.
После завершения обработки первого канала формируется сигнал сброса для АЦП и аналогично обрабатываются второй канал – измерения давления, а затем третий – измерения температуры.
Если после этого работа системы не завершена, то управление вновь передается обработке 1-го канала и т.д.
Если перед очередным циклом обработки появляется сигнал необходимости удаленного управления, то основная программа прерывается и управление передается подпрограмме, осуществляющей взаимодействие с микро ЭВМ более высокого уровня.
Рабочая управляющая программа, реализующая данный алгоритм на языке Ассемблер ОМЭВМ МК51 приведена в таблице 10.7.
Рисунок 10.57
Таблица 10.7 – Рабочая управляющая программа
Блок |
Метка |
Команда |
Комментарий |
||
1 |
|
SETB P2.6 |
Подача высокого уровня на WR |
||
2 |
MAIN: |
JB P3.2, REMCONTROL |
Переход к подпрограмме удаленного управления при наличии сигнала УУ |
||
3 |
|
MOV R0, 0 |
Установка начального канала |
||
4 |
LOOP: |
MOV A, P2 AND A,#11111100b OR A, R0 MOV P2, A |
Чтение информации из порта P2 Маскировка битов номера канала АЦП Запись номера канала Вывод номера канала в порт P2 |
||
5 |
|
CLR P2.2 |
Подача низкого уровня на CS, RD |
||
6 |
|
NOP NOP |
Задержка для окончания преобразования АЦП |
||
7 |
|
MOV A, P1 |
Чтение данных из АЦП |
||
8 |
|
ACALL REG_PROC MOV R1, A |
Вызов подпрограммы ПИД – регуля-тора ПП возвращает результат в аккумуляторе |
||
9 |
|
MOV A, R0 MOV C, ACC.0 MOV P2.4, C MOV C, ACC.1 MOV P2.5, C SJMP CONTINUE: |
Загрузка номера канала в аккумулятор Побитовый вывод номера канала в ЦАП |
||
10 |
REMCONTROL: |
|
Выполнение команды удаленного управления |
||
11 |
CHECKEXIT: |
JNB P3.5, MAIN |
Переход к началу программы |
||
12 |
|
RET |
Выход из программы |
||
13 |
CONTINUE: |
MOV A, R1 MOV P0, A |
Загрузка сигнала управления в аккумулятор Вывод сигнала управления в ЦАП |
||
14 |
|
CLR P2.6 SETB P2.6 |
Подача перехода 0->1 на ЦАП (запуск) |
||
15 |
|
SETB P2.2 |
Подача высокого уровня на CS, RD |
||
16 |
|
INC R0 CJNE A, #3, LOOP SJMP CHECKEXIT |
Переход к следующему каналу Выполнить для 0..2 канала Переход к следующей итерации |
||
На рисунке 10.58 дана схема электрическая принципиальная ЛМПСУ, реализующая описанную выше задачу
СПИСОК ЛИТЕРАТУРЫ
1 Цифровая и вычислительная техника. Э.В.Евреинов и др. Под редакцией Э.В. Евреинова. Москва: Радио и связь, 1991. -464с.:ил.
2 Электронные промышленные устройства :Уч. для студ. вузов спец. "Промышленная электроника" В.И. Васильев, Ю.М. Гусев, В.Н. Миронов и др. –М.: Высшая школа, 1988.-303стр.:ил.
3 Руденко В.С. и др. Приборы и устройства промышленной электроники. В.С. Руденко, В.И. Сенько, В.В. Трифонюк (Библиотека инженера ) К.: Техника, 1990. -368cтp.
4 Токхейм Р. Основы цифровой электроники :Пер. с англ. -М.: Мир, 1988. - 392стр.ил.
5 Гутников В.С. Интегральная электроника в измерительных устройствах. 2-е издание, перераб. и дополн. –Л.:Энергоатомиздат. Ленингр. Отделение, 1988.-304стр.: ил.
6 Браммер Ю.А., Пащук И.Н., Импульсная техника .-К.: Высшая школа , 1985.-320стр: ил.
7 Зубчук В.И. и др. Справочник по цифровой схемотехнике /В.И. Зубчук, В.П. Сигорский, А.Н. Шкурко.-К.:Техника, 1990.-448стр.
8 Тули М. Справочное пособие по цифровой электронике:Пер. с англ.-М.: Энергоатомиадат, Ленингр. отделение, 1990. 176стр.: ил.
9 Димитрова М.И., Пунджев В.П. 33 схемы с логическими элементами И-HЕ: Пер. с болг.-Л.: Энергоатомиздат. Ленингр. отделение, 1988. 112стр.:ил.
10 Федорков Б.Г., Телец В.А. Мкросхемы ЦАП и АЦП: функционирование, параметры, применение. -М .Энергоатомиздат, 1990. -320стр.:ил.
11 Цифровые интегральные микросхемы: Справочник /П.П. Мальцев, Н.С. Долидзе, М.И. Критенко и др. –М.: Радио и связь, 1994.-240стр : ил.
12 Вениаминов В.Н., Лебедев О.Н.. Мирошниченко А.И. Микросхемы и их применение: Справ. Пособие.-3-е изд., перераб. и доп.-М . Радио и связь, 1989 240стр.:ил.-(Массовая радиобиблиотека: Вып. 1143).
Размещено на Allbest.ru
