Особенности выходных каскадов цифровых микросхем

Часто возникает необходимость подключения выходов нескольких цифровых микросхем к одной нагрузке. Одним из способов объединения выходов является использование в выходных каскадах микросхем транзисторов, один из выводов которых (коллектор, эмиттер, сток, исток) никуда не подключен. Такой вывод называют открытым.

Покажем схематически (рис. 3.25), как объединяются выходы микросхем с открытым коллектором. Такую схему называют «монтажным (проводным) ИЛИ».

Если открытым является коллектор транзистора п-р-п-типа, эмиттер транзистора р-п-р-типа, сток транзистора с каналом n-типа, исток транзистора с каналом р-типа, то вывод обозначают символом . Если открытым является коллектор транзистора p-n-р-типа, эмиттер транзистора n-р-n-типа, сток транзистора с каналом р-типа, исток транзистора с каналом n-типа, вывод обозначают символом .

Выходные каскады некоторых микросхем могут работать в таком режиме, когда микросхема оказывается фактически отключенной от нагрузки. Это так называемое третье (высокоимпедансное) состояние микросхемы. Использование третьего состояния является еще одним способом объединения выходов микросхем, который широко используется в вычислительной технике, при подключении к общей шине многих устройств. Приведем фрагмент схемы, поясняющей возникновение третьего состояния (рис. 3.26). Если оба транзистора закрыты, то микросхема и нагрузка фактически являются разъединенными. Наличие третьего состояния обозначают символом При использовании в едином цифровом устройстве микросхем различных серий, и в особенности различных логик, может возникнуть проблема согласования уровней входных и выходных напряжений. Для указанных целей производятся специальные микросхемы, которые называют преобразователями уровня сигналов.

Особенности логических элементов различных логик

Для конкретной серии микросхем характерно использование типового электронного узла — базового логического элемента. Этот элемент является основой построения самых разнообразных цифровых электронных устройств.

Ниже рассмотрим особенности базовых логических элементов различных логик.

Элементы транзисторно-транзисторной логики. Характерной особенностью ТТЛ является использование мно-гоэмиттерных транзисторов. Эти транзисторы сконструированы таким образом, что отдельные эмиттеры не оказывают влияния друг на друга. Каждому эмиттеру соответствует свой p-n-переход. В первом приближении многоэмиттерный транзистор может моделироваться схемой на диодах (см. пунктир на рис. 3.27).

Упрощенная схема ТТЛ-элемента приведена на рис. 3.27. При мысленной замене многоэмиттерного транзистора диодами получаем элемент диодно-транзисторной логики «И-НЕ». Из анализа схемы можно сделать вывод, что если на один из входов или на оба входа подать низкий уровень напряжения, то ток базы транзистора Т2 будет равен нулю, и на коллекторе транзистора Т2 будет высокий уровень напряжения. Если на оба входа подать высокий уровень напряжения, то через базу Т2 транзистора будет протекать большой базовый ток и на коллекторе транзистора Т2 будет низкий уровень напряжения, т. е. данный элемент реализует функцию И-НЕ: Базовый элемент ТТЛ содержит многоэмиттерный транзистор, выполняющий логическую операцию И, и

сложный инвертор (рас. 3.28). Если на один или оба входа одновременно подан низкий уровень напряжения, то многоэмиттерный транзистор находится в состоянии насыщения и транзистор Т2 закрыт, а следовательно, закрыт и транзистор Т4, т. е. на выходе будет высокий уровень напряжения. Если на обоих входах одновременно действует высокий уровень напряжения, то транзистор Т2 открывается и входит в режим насыщения, что приводит к открытию и насыщению транзистора Т4 и запиранию транзистора Т3, т. е. реализуется функция И-НЕ.

Для увеличения быстродействия элементов ТТЛ используются транзисторы с диодами Шоттки (транзисторы Шоттки). Базовый логический элемент ТТЛШ (на примере серии К555). В качестве базового элемента серии микросхем К555 использован элемент И-НЕ. На рис. 3.29,а изображена схема этого элемента, а условное графическое обозначение транзистора Шоттки приведено на рис. 3.29,6. Такой транзистор эквивалентен рассмотренной выше паре из обычного транзистора и диода Шоттки. Транзистор VT4 — обычный биполярный транзистор.

Если оба входных напряжения ивх1 и ивх2 имеют высокий уровень, то диоды VD3 и VD4 закрыты, транзисторы VT1, VT5 открыты и на выходе имеет место напряжение низкого уровня. Если хотя бы на одном входе имеется напряжение низкого уровня, то транзисторы VT1 и VT5 закрыты, а транзисторы VT3 и VT4 открыты, и на входе имеет место напряжение низкого уровня. Полезно отметить, что транзисторы VT3 и VT4 образуют так называемый составной транзистор (схему Дарлингтона). Микросхемы ТТЛШ серии К555 характеризуются следующими параметрами:

• напряжение питания +5 В;

• выходное напряжение низкого уровня — не более 0,4 В;

• выходное напряжение высокого уровня — не менее 2,5 В;

• помехоустойчивость — не менее 0,3 В;

• среднее время задержки распространения сигнала —- 20 нс;

• максимальная рабочая частота — 25 МГц. Микросхемы ТТЛШ обычно совместимы по логическим уровням, помехоустойчивости и напряжению питания с микросхемами ТТЛ. Время задержки распространения сигнала элементов ТТЛШ в среднем в два раза меньше по сравнению с аналогичными элементами ТТЛ. Особенности других логик. Основой базового логического элемента ЭСЛ является токовый ключ. Схема токового ключа (рис. 3.30) подобна схеме дифференциального усилителя. Необходимо обратить внимание на то, что микросхемы ЭСЛ питаются отрицательным напряжением (к примеру, -4,5 В для серии К1500). На базу транзистора VT2 подано отрицательное постоянное опорное напряжение Uon. Изменение входного напряжения ивх1 приводит к перераспределению постоянного тока Iэ0, заданного сопротивлением Rэ, между транзисторами, что имеет следствием изменение напряжений на их коллекторах. Транзисторы не входят в режим насыщения, и это является одной из причин высокого быстродействия элементов ЭСЛ. Микросхемы серий 100, 500 имеют следующие пара метры: напряжение питания --- -5,2 В; потребляемая мощность — 100 мВт; коэффициент разветвления по выходу — 15; задержка распространения сигнала — 2,9 нс.

В микросхемах n-МОП и р-МОП используются ключи соответственно на МОП-транзисторах с n-каналом и динамической нагрузкой (рассмотрены выше) и на МОП-транзисторах с p-каналом. В качестве примера рассмотрим элемент логики п-МОП, реализующий функцию ИЛИ-НЕ (рис. 3.31). Он состоит из нагрузочного транзистора Т3 и двух управляющих транзисторов Т1и Т2. Если оба транзистора T1 и Т2 закрыты, то на выходе устанавливается высокий уровень напряжения. Если одно или оба напряжения и1 и и2 имеют высокий уровень, то открывается один или оба транзистора Т1и Т2 и на входе устанавливается низкий уровень напряжения, т. е. реализуется функция Для исключения потребления мощности логическим элементом в статическом состоянии используются комплементарные МДП — логические элементы (КМДП или КМОП-логика). В микросхемах КМОП используются комплементарные ключи на МОП-транзисторах. Они отличаются высокой помехоустойчивостью. Логика КМОП является очень перспективной. Рассмотренный ранее комплементарный ключ фактически является элементом НЕ (инвертором).

Рассмотрим КМОП — логический элемент, реализующий функцию ИЛИ-НЕ (рис. 3.32), Если входные напряжения имеют низкие уровни (и1 и и2 меньше порогового напряжения «-МОП-транзистора Uзипорогn), то транзисторы Т1и Т2 закрыты, транзисторы Т3 и Т4 открыты и выходное напряжение имеет высокий уровень. Если одно или оба входных напряжения и1 и и2 имеют высокий уровень, превышающий Uзипорогn , то открывается один или оба транзистора Тх и Т2, а между истоком и затвором одного или обоих транзисторов Т3 и Т4 устанавливается низкое напряжение, что приводит к запиранию одного или обоих транзисторов Т3 и Т4, а следовательно, на выходе устанавливается низкое напряжение. Таким образом, этот элемент реализует функцию и потребляет мощность от источника питания лишь в короткие промежутки времени, когда происходит его переключение. Интегральная инжекционная логика (ИИЛ или И2Л) построена на использовании биполярных транзисторов и применении оригинальных схемотехнических и технологических решений. Для нее характерно очень экономичное использование площади кристалла полупроводника. Элементы И2Л могут быть реализованы только в интегральном исполнении и не имеют аналогов в дискретной схе-

мотехнике, Структура такого элемента и его эквивалентная схема приведены на рис. 3.33, из которого видно, что транзистор Т1 (р-п-р) расположен горизонтально, а многоколлекторный транзистор Т2 (п-р-п) расположен вертикально. Транзистор Т1 выполняет роль инжектора, обеспечивающего поступление дырок из эмиттера транзистора Т1 (при подаче на него положительного напряжения через ограничивающий резистор) в базу транзистора Т2. Если и1 соответствует логическому «0», то инжекционный ток не протекает по базе многоколлекторного транзистора Т2 и токи в цепях коллекторов транзистора Т2 не протекают,

т. е. на выходах транзистора Т2 устанавливаются логические «1». При напряжении и1, соответствующем логической «1», инжекционный ток протекает по базе транзистора Т2 и на выходах транзистора Т2 — логические нули. Рассмотрим реализацию элемента ИЛИ-НЕ на основе элемента, представленного на рис. 3.34 (для упрощения другие коллекторы многоколлекторных транзисторов Т3 и Т4 на рисунке не показаны). Когда на один или оба входа подается логический сигнал «1», то напряжение ивых соответствует логическому нулю. Если на обоих входах логические сигналы «0», то напряжение ивых соответствует логической единице.

Логика на основе полупроводника из арсенида галлия GaAs характеризуется наиболее высоким быстродействием, что является следствием высокой подвижности электронов (в 3...6 раз больше по сравнению с кремнием). Микросхемы на основе GaAs могут работать на частотах порядка 10 ГГц и более.

38. Структурная схема ПЭВМ.

39. Устройство системного блока и их назна­чение.

1. Центральный процессор или процессор ( CPU в англоязычном обозначении ). Служит для управления и синхронизации вычислительного процесса в компьютере, то есть выполнения программы. Сам решает вычислительные задачи и управляет другими устройствами в рамках решения задачи.

2. Оперативная память или ОЗУ ( оперативное запоминающее устройство ) или RAM ( в англоязычном обозначении ). Служит для хранения данных и результатов необходимых для выполнения программы. Взаимодействует непосредственно с центральным процессором и является для него временным ( оперативным ) хранилещем ( пока компьютер включен ) данных, необходимых для работы процессору и результатов его вычисления.

3. Системная плата или «материнская» плата или motherboard ( в англоязычном обозначении ). Системная плата является тем «мостом», которая соединяет и размещает на себе физически и электрически устройства, описанные выше, а также видеокарту, о которой речь пойдёт ниже. Кроме этих устройств, она соединяет электрически другие устройства, про которые речь пойдёт ниже, и взаимодействие этих устройств с центральным процессором и оперативной памятью. Важной функцией материнской памяти является то, что она несёт на себе микросхему БИОС ( базовая система ввода – вывода ) в которую записана информация о конфигурации компьютера и информация о начальной загрузке компьютера.

4. Видеокарта или видеоподсистема — предназначена для вывода графической и буквенной информации на экран монитора. В последнее десятилетие в своём развитии получила просто гигантский импульс. Графика, воспроизводимая современными видеокартами, позволяет выводить сложные сцены с различными эффектами. Таким образом, видеокарта — первый и главный помошник центральному процессору для воспроизведения информации на мониторе компьютера, иначе не может быть, так как видеокарта обладает собственным очень мощным графическим процессором, который «специализирован» для решения графических задач и превосходит в этом отношении центральный процессор. Однако бывает и встроенная в системную плату видеокарта, в этом случае функции видеокарты на себя берёт главная микросхема материнской платы, называемая чипсетом. Чипсет как раз и отвечает за передачу всех сигналов и данных между различными комплектующими. Однако в этом случае возможности графики очень ограничены: например, в играх будут наблюдаться торможения, картинка не такая чёткая и т. д. Поэтому компьютеры со встроенной графикой используют в офисах, где работают в основном с документацией.

5. Корпус с блоком питания. Блок питания установлен внутри корпуса и служит для питания всех остальных устройств компьютера: процессора, оперативной памяти, материнской платы, видеокарты, «жесткого» диска или долговременной памяти, или как его ещё называют «винчестера», дисковода гибких дискет 1,44 МГб ( устарел и уже с недавних пор не производится ), и привода чтения и записи компакт – дисков ( CD, DVD ). Собственно говоря, внутри корпуса находится не только блок питания, но и все те устройства, которые мы описывали. Всё это вместе взятое: корпус с блоком питания и другими устройствами образует системный блок. А уже к системному блоку подключается монитор, клавиатура и мышка. Всё это вместе и образует компьютер.

6. «Жёсткий» диск предназначен для долговременного хранения информации в компьютере, после его выключения. Именно на «жёстком» диске хранится операционная система ( как правило, это Windows ) и вся остальная информация: это различные приложения ( программы ) необходимые для создания различных документов, отчётов, графики и т. д. При включении компьютера операционная система загружается в оперетивную память. И уже процессор работает с оперативной памятью, так как напрямую с «жёстким» диском процессор не работает. Если необходимых данных в оперативной памяти нет, то процессор даёт указание и оперативная память подгружает необходимую информацию с «жёсткого» диска и выгружает на «жёсткий» диск информацию, которая пока не нужна.

7. Привод компакт – дисков предназначен для чтения и записи данных на компакт – диски различного формата.

8. Были рассмотрены компьютерные комплектующие, входящие в состав системного блока компьютера, и рассмотрено их назначение. В следующей статье будут даны подробные инструкции по самостоятельной сборке компьютера.

40. Роль прерываний в ЭВМ.

Практически во всех Вычислительных Машинах предусмотрены средства, благодаря которым модули вв/выв и другие любые важные программы могут прерывать выполнение текущей программы для внеочередного выполнения другой программы с последующим возвратом к прерванной. Пример: обращения ЦП к HDD. ЦП вынужден прервать операции вв/выв и обратить свой миллион тактов на другую задачу. В упрощенном виде прерывание можно описать так: Объект, требующий внеочередного обслуживания выставляет на входе ЦП сигнал запроса (ЗП). Пример:

• Ошибки в работе ВМ

• Переполнение разрядной сетки

• Попытка делить на 0

• Выход программы за пределы выделенного участка ОП

• Обращение по вв/выв от периферийного устройства

Перед переходом к очередному циклу команда ЦП проверяет входы на наличие запросов. Обнаружив запрос, ЦП запоминает информацию, необходимую для продолжения нормальной работы после возврата и переходит к выполнению прерывающей программы. По завершению обработки прерывания ЦП переходит к выполнения прерванного процесса, используя запомненную информацию.

Передача управления при прерываниях

В зависимости от источника возникновения сигнала прерывания делятся на:

• Аппаратные – события от периферийных устройств(например, нажатия клавиш клавиатуры, движение мыши, сигнал от таймера, сетевой карты или дискового накопителя) – внешние прерывания, или события в микропроцессоре – (например, деление на ноль) – внутренние прерывания.

• Программные – Инициируются выполняемой программой явным исполнение специальных инструкций, то есть синхронно, а не асинхронно. Программные прерывания могут служить для вызова сервисов операционной системы.

До окончания обработки прерывания обычно устанавливается запрет на обработку этого типа прерывания, чтобы процессор не входил в цикл обработки одного прерывания. Приоритезация означает, что все источники прерываний делятся на классы и каждому классу назначается свой уровень приоритета запроса на прерывание. Приоритеты могут обслуживаться как относительные и абсолютные. Относительное обслуживание прерываний означает, что если во время обработки прерывания поступает более приоритетное прерывание, то это прерывание (более приоритетное) будет обработано только после завершения текущей процедуры обработки прерывания. Абсолютное обслуживание прерываний означает, что если во время обработки прерывания поступает более приоритетное прерывание, то текущая процедура обработки прерывания вытесняется, и процессор начинает выполнять обработку вновь поступившего более приоритетного прерывания. После завершения этой процедуры процессор возвращается к выполнению вытесненной процедуры обработки прерывания.

Время реакции - это время между появлением сигнала запроса прерывания и началом выполнения прерывающей программы (обработчика прерывания) в том случае, если данное прерывание разрешено к обслуживанию.

Время реакции зависит от момента, когда процессор определяет факт наличия запроса прерывания. Опрос запросов прерываний может проводиться либо по окончании выполнения очередного этапа команды (например, считывание команды, считывание первого операнда и т.д.), либо после завершения каждой команды программы.

Первый подход обеспечивает более быструю реакцию, но при этом необходимо при переходе к обработчику прерывания сохранять большой объем информации о прерываемой программе, включающей состояние буферных регистров процессора, номера завершившегося этапа и т.д. При возврате из обработчика также необходимо выполнить большой объем работы по восстановлению состояния процессора.

Во втором случае время реакции может быть достаточно большим. Однако при переходе к обработчику прерывания требуется запоминание минимального контекста прерываемой программы (обычно это счетчик команд и регистр флагов). В настоящее время в компьютерах чаще используется распознавание запроса прерывания после завершения очередной команды.

Время реакции определяется для запроса с наивысшим приоритетом.

Глубина прерывания - максимальное число программ, которые могут прерывать друг друга. Глубина прерывания обычно совпадает с числом уровней приоритетов, распознаваемых системой прерываний.

41. Характеристика основных устройств ввода/вывода информа­ции в ЭВМ.

Задача СВВ состоит в организации и управлении процессом передачи информации от ПУ в ОЗУ машины при вводе и в обратном направлении при выводе, т. е. выполнении операций ввода-вывода.

Основные функции СВВ: – преобразование квантов информации, принимаемых от ПУ при вводе, в форматы МП и ОП; обратное преобразование; – определение места в ОП, где должен быть размещён сформированный машинный квант при вводе и откуда должен быть выбран при выводе, т. е. формирование текущего адреса ОП; – формирование управляющих сигналов для работы ПУ в различных режимах, задание типа выполняемой операции в ПУ и т. д.; – получение и обработка сигналов, характеризующих состояние ПУ; – получение приказов от центральных устройств на выполнение операций ввода-вывода, формирование сообщений о состоянии СВВ; – синхронизация процессов центральных устройств и ПУ, согласование скоростей их работы.

Простейшая реализация перечисленных функций возможна при центрально-синхронном принципе управления. При этом синхронизация всех устройств ЭВМ осуществляется от единого центрального устройства управления, а все передачи данных от ПУ или к нему производятся через АЛУ. В этом случае все операции обработки и ввода-вывода должны выполняться последовательно.

Чтобы избежать потерь времени, должен быть реализован асинхронный принцип управления, обеспечивающий независимость работы ПУ, ОЗУ и АЛУ.

42. Устройство газоразрядных и жидкокристаллических дисплеев.

Дисплеи на газоразрядных элементах, иначе плазменные, имеют две взаимно перпендикулярные системы электродов в виде проводящих полос. Между электродами инертный газ — неон, или ксенон, или смесь газов. Такие системы иногда называют еще газоразрядными индикаторными панелями (ГИП). Дисплеи с электродами в виде полос могут иметь различное число электродов, например 512 горизонтальных и столько же вертикальных. Разрешающая способность характеризуется числом линий (обычно две-три) на 1 мм. Возможно также применение точечных электродов.

Неон дает оранжевое свечение. Иногда на подложку, на которой расположены электроды, наносят люминофор, дающий свечение другого цвета. Питание этих дисплеев возможно постоянным или переменным током.

Конструктивно дисплей состоит из ЖК-матрицы (стеклянной пластины, между слоями которой и располагаются жидкие кристаллы), источников света для подсветки, контактного жгута и обрамления (корпуса), чаще пластикового, с металлической рамкой жёсткости.

Каждый пиксель ЖК-матрицы состоит из слоя молекул между двумя прозрачными электродами, и двух поляризационных фильтров, плоскости поляризации которых (как правило) перпендикулярны. Если бы жидких кристаллов не было, то свет, пропускаемый первым фильтром, практически полностью блокировался бы вторым фильтром.

Поверхность электродов, контактирующая с жидкими кристаллами, специально обработана для изначальной ориентации молекул в одном направлении. В TN-матрице эти направления взаимно перпендикулярны, поэтому молекулы в отсутствие напряжения выстраиваются в винтовую структуру. Эта структура преломляет свет таким образом, что до второго фильтра плоскость его поляризации поворачивается и через него свет проходит уже без потерь. Если не считать поглощения первым фильтром половины неполяризованного света, ячейку можно считать прозрачной.

43. Система шин ЭВМ.

Около 90% времени в ЭВМ выполняются пересылки информации. При типичном для ЭВМ обмене устройство А называемое ведущим, запрашивает обмен данными с одним из устройств Bj, подключенным к той же шине. В этом случае на шине выполняются операции адресации и идентификации. Адресация — это выбор ведущим устройством А для обмена одного из устройств В_i. Идентификация – определение ведущим устройством А_о устройства Bj, запрашивающего связь.

Решение этих двух задач требует передачи по линиям связи дополнительной информации, количество которой зависит от организации и структуры шины. Возможно сопряжение радиального типа с индивидуальными линиями, в котором устройство А соединено со всеми устройствами В_i по отдельным линиям. При использовании такой системы существенно упрощается решение задач, но при этом увеличивается количество оборудования.

При использовании сопряжения с общими (коллективными) линиями (см. рис 1.5.) значительно уменьшается их число, но существенно усложняются процессы адресации и идентификации.

Для целей выбора каждое устройство имеет внутренний идентификационный номер - адрес, т.е. двоичный код, по которому осуществляется его поиск. Например, как уже известно, свой адрес имеет каждая ячейка памяти, хранящая одно машинное слово. Передача адреса от устройства к устройству в ЭВМ происходит по специальной группе проводников, называемых шиной адреса (ША).

По шине ША происходит передача адреса от устройства к устройству. Совокупность всех адресов, которые могут быть представлены на шине, называется адресным пространством шины (АП). Размер АП зависит от разрядности ША и определяется формулой 2n, где n-число линий ША. Например, если ША имеет разрядность 10, то размер адресного пространства ША равен 1024 адресов.

Передача данных между процессором, портами, и памятью происходит по шине данных ШД. К данным, передаваемым по ШД, относятся операнды, результаты операций, команды. Чем выше разрядность шины, тем больше данных может быть передано за определенный промежуток времени и выше производительность ЭВМ.

Для успешной передачи данных недостаточно установить их на ШД и установить адрес на ША. Для того чтобы данные были записаны (или считаны) в устройство, подключенное к ШД и ША, необходим ряд служебных сигналов, указывающих на режим работы устройства и т.д. Например, сигналы записи или считывания для памяти, готовности порта к приему или передачи данных, подтверждение приема данных, аппаратного прерывания. Все эти сигналы передаются отдельными устройствами ЭВМ, например, сигналы записи или считывания для памяти устанавливаются процессором. Служебные сигналы передаются по шине управления (ШУ).

Т.о. систему шин ЭВМ входят шина адреса ША, шина данных ШД, шина управления ШУ.

К системной шине всегда подключается более двух устройств, а одновременно передача данных может производиться только между двумя из них. Это означает, что в один и тот же момент возможно появление нескольких запросов на обмен, т.е. на занятие общей шины. Эти запросы могут быть удовлетворены только последовательно один за другим, Только одно из нуждающихся в обмене устройств может получить в свое распоряжение шину и стать ведущим и только после этого передавать по ней данные. Следовательно, любая шина должна обладать средствами арбитража, позволяющими выстраивать очередь запросов, разрешая одновременную передачу данных только между двумя устройствами.

Чаще всего арбитраж организуют в виде последовательного распределенного или параллельного.

При последовательном распределенном арбитраже все устрой­ства подключаются последовательно к одной линии, по которой схема-арбитр передает арбитражный сигнал. Причем первым подключается устройство, которому присвоен наивысший приоритет, вторым – устройство с более низким приоритетом, а последним – устройство с самым низким приоритетом. Т. о., образуется цепочка последователь­но подключаемых устройств. Сигнал арбитража подается в эту цепочку и достигает устройства, которое должно стать ведущим (задатчиком), т.е. ус­тройством, занимающим шину (интерфейс) для передачи или приема данных. Выбранный задатчик блокирует передачу сигнала арбитража на последующие в этой цепочке устройства и сообщает о захвате шины сигналом занято.

Для организации параллельного арбитража используется специальная схема приоритетного контроллера. Сущность этого способа и контроллера раскрыта в лекциях по системе ввода-вывода ЭВМ.

44. Организация обмена информацией в магистрали ПЭВМ

Обмен информацией между процессором, памятью и другими функциональными устройствами ПЭВМ осуществляется по системной шине, которая представляет собой набор линий связи для передачи по ним сигналов данных, адресов и управления.

45. Характеристика основных типы шин современных ПЭВМ.

Наибольшей популярностью в настоящее время пользуются персональные компьютеры фирмы IBM, первые модели которых появились в 1981 г. Существенно им уступают по популярности ПК фирм Apple и DEC (Digital Equipment Corporation) и их аналоги, занимающие по распространенности 2-е место.За рубежом самыми распространенными моделями компьютеров в настоящее время являются IBM PC с микропроцессорами типа Pentium.В настоящее время многочисленные компьютерные фирмы в России занимаются сборкой из зарубежных компонентов в основном IBM-совместимых персональных компьютеров.

Характеристика	Pentium I	Pentium I I	Pentium III	Pentium IV
Тактовая частота, МГц	60-200	233-400	400-1000	4000
Разрядность, бит	32	32	32	64
Объем ОЗУ, Мбайт	8, 16, 32, 64	8, 16, 32, 64, 128, 256	8, 16, 32, 64, 128, 256	32, 64, 128, 256, 512, 1024
Объем кэш-памяти Кбайт	512, 1024	512, 1024, 2048	512, 1024, 2048	512, 1024, 2048
Емкость НМД, Мбайт	2000	10000	20000	160000

46. Фазы обмена информации в магистрали.

Обмен информацией в микропроцессорных системах происходит в циклах обмена информацией. Под циклом обмена информацией понимается временной интервал, в течение которого происходит выполнение одной элементарной операции обмена по шине. Например, пересылка кода данных из процессора в память или же пересылка кода данных из устройства ввода/вывода в процессор. В пределах одного цикла также может передаваться и несколько кодов данных, даже целый массив данных, но это встречается реже. Циклы обмена информацией делятся на два основных типа:

• Цикл записи (вывода), в котором процессор записывает (выводит) информацию;

• Цикл чтения (ввода), в котором процессор читает (вводит) информацию.

В некоторых микропроцессорных системах существует также цикл «чтение-модификация-запись» или же «ввод-пауза-вывод». В этих циклах процессор сначала читает информацию из памяти или устройства ввода/вывода, затем как-то преобразует ее и снова записывает по тому же адресу. Например, процессор может прочитать код из ячейки памяти, увеличить его на единицу и снова записать в эту же ячейку памяти. Наличие или отсутствие данного типа цикла связано с особенностями используемого процессора. Особое место занимают циклы прямого доступа к памяти (если режим ПДП в системе предусмотрен) и циклы запроса и предоставления прерывания (если прерывания в системе есть). Когда в дальнейшем речь пойдет о таких циклах, это будет специально оговорено. Во время каждого цикла устройства, участвующие в обмене информацией, передают друг другу информационные и управляющие сигналы в строго установленном порядке или, как еще говорят, в соответствии с принятым протоколом обмена информацией. Длительность цикла обмена может быть постоянной или переменной, но она всегда включает в себя несколько периодов сигнала тактовой частоты системы. То есть даже в идеальном случае частота чтения информации процессором и частота записи информации оказываются в несколько раз меньше тактовой частоты системы. Чтение кодов команд из памяти системы также производится с помощью циклов чтения. Поэтому в случае одношинной архитектуры на системной магистрали чередуются циклы чтения команд и циклы пересылки (чтения и записи) данных, но протоколы обмена остаются неизменными независимо от того, что передается — данные или команды. В случае двухшинной архитектуры циклы чтения команд и записи или чтения данных разделяются по разным шинам и могут выполняться одновременно.

47. Аналитический и имитационный методы моделирования сложных систем.

Разработанная математическая модель функционирования системы может быть исследована различными методами – аналитическими или имитационными. С помощью аналитических методов анализа можно провести наиболее полное исследование модели. Для использования аналитических методов необходимо математическую модель преобразовать к виду явных аналитических зависимостей между характеристиками и параметрами системы и внешних воздействий. Однако это удается лишь для сравнительно простых систем. Применение аналитиче­ских методов для более сложных систем связано с большей, по сравнению с другими методами, степенью упрощения реальности и абстрагирования. Поэтому аналитические методы исследования используются обычно для первоначальной грубой оценки ха­рактеристик всей системы или отдельных ее подсистем, а также на ранних стадиях проектирования систем, когда недостаточно информации для построения более точной модели.

Метод имитационного моделирования Имитация - это "численный метод проведения на вычислительных машинах с математическими моделями, описывающими поведение сложным систем в течение продолжительных периодов времени" [3]. Принципиальное отличие имитационного эксперимента от реального заключается в том, что в процессе имитации эксперимент проводится не с самой системой, а с ее моделью. Целесообразность применения имитационного моделирования роботов как в составе РТК, так и отдельно, определяется следующими причинами:

• решение задачи аналитическими методами либо невозможно, либо крайне сложно;

• кроме получения средних значений выходных переменных необходимо наблюдение за их изменением в течении некоторого промежутка времени;

• с помощью метода имитационного моделирования могут быть построены модели, отражающие большую совокупность элементов рассматриваемой системы;

• имитационное моделирование свободно от ограничений, присущих аналитическим методам;

• на имитационной модели можно провести эксперименты, которые на реальном объекте по ряду причин провести невозможно;

• имитационное моделирование позволяет проводить долговременные эксперименты путем сжатия временной шкалы;

• результаты имитационного моделирования наглядны и легко интерпретируемы;

• имитация поведения объекта дает представление о том, какие переменные системы наиболее существенны и как они взаимодействия, практические еще до создания самого объекта.

48. Системы параллельной обработки данных.

На протяжении всей истории развития вычислительной техники делались попытки найти какую-то общую классификацию, под которую подпадали бы все возможные направления развития компьютерных архитектур. Ни одна из таких классификаций не могла охватить все разнообразие разрабатываемых архитектурных решений и не выдерживала испытания временем. Тем не менее в научный оборот попали и широко используются ряд терминов, которые полезно знать не только разработчикам, но и пользователям компьютеров. Любая вычислительная система (будь то супер-ЭВМ или персональный компьютер) достигает своей наивысшей производительности благодаря использованию высокоскоростных элементов и параллельному выполнению большого числа операций. Именно возможность параллельной работы различных устройств системы (работы с перекрытием) является основой ускорения основных операций. Параллельные ЭВМ часто подразделяются по классификации Флинна на машины типа SIMD (Single Instruction Multiple Data - с одним потоком команд при множественном потоке данных) и MIMD (Multiple Instruction Multiple Data - с множественным потоком команд при множественном потоке данных). Как и любая другая, приведенная выше классификация несовершенна: существуют машины прямо в нее не попадающие, имеются также важные признаки, которые в этой классификации не учтены. В частности, к машинам типа SIMD часто относят векторные процессоры, хотя их высокая производительность зависит от другой формы параллелизма - конвейерной организации машины. Многопроцессорные векторные системы, типа Cray Y-MP, состоят из нескольких векторных процессоров и поэтому могут быть названы MSIMD (Multiple SIMD). Классификация Флинна не делает различия по другим важным для вычислительных моделей характеристикам, например, по уровню "зернистости" параллельных вычислений и методам синхронизации. Можно выделить четыре основных типа архитектуры систем параллельной обработки: 1) Конвейерная и векторная обработка. Основу конвейерной обработки составляет раздельное выполнение некоторой операции в несколько этапов (за несколько ступеней) с передачей данных одного этапа следующему. Производительность при этом возрастает благодаря тому, что одновременно на различных ступенях конвейера выполняются несколько операций. Конвейеризация эффективна только тогда, когда загрузка конвейера близка к полной, а скорость подачи новых операндов соответствует максимальной производительности конвейера. Если происходит задержка, то параллельно будет выполняться меньше операций и суммарная производительность снизится. Векторные операции обеспечивают идеальную возможность полной загрузки вычислительного конвейера. При выполнении векторной команды одна и та же операция применяется ко всем элементам вектора (или чаще всего к соответствующим элементам пары векторов). Для настройки конвейера на выполнение конкретной операции может потребоваться некоторое установочное время, однако затем операнды могут поступать в конвейер с максимальной скоростью, допускаемой возможностями памяти. При этом не возникает пауз ни в связи с выборкой новой команды, ни в связи с определением ветви вычислений при условном переходе. Таким образом, главный принцип вычислений на векторной машине состоит в выполнении некоторой элементарной операции или комбинации из нескольких элементарных операций, которые должны повторно применяться к некоторому блоку данных. Таким операциям в исходной программе соответствуют небольшие компактные циклы. 2) Машины типа SIMD. SIMD компьютер имеет N идентичных процессоров, N потоков данных и один поток команд. Каждый процессор обладает собственной локальной памятью. Процессоры интерпретируют адреса данных либо как локальные адреса собственной памяти, либо как глобальные адреса, возможно, модифицированные добавлением локального базового адреса. Процессоры получают команды от одного центрального контроллера команд и работают синхронно, то есть на каждом шаге все процессоры выполняют одну и ту же команду над данными из собственной локальной памяти. Машины типа SIMD состоят из большого числа идентичных процессорных элементов, имеющих собственную память. Все процессорные элементы в такой машине выполняют одну и ту же программу. Очевидно, что такая машина, составленная из большого числа процессоров, может обеспечить очень высокую производительность только на тех задачах, при решении которых все процессоры могут делать одну и ту же работу. Модель вычислений для машины SIMD очень похожа на модель вычислений для векторного процессора: одиночная операция выполняется над большим блоком данных. Такая архитектура с распределенной памятью часто упоминается как архитектура с параллелизмом данных(data-parallel), так как параллельность достигается при наличии одиночного потока команд, действующего одновременно на несколько частей данных. Сеть, соединяющая процессоры, обычно имеет регулярную топологию такую как кольцо SLAP: Сеть с топологией кольцо В отличие от ограниченного конвейерного функционирования векторного процессора, матричный процессор (синоним для большинства SIMD-машин) может быть значительно более гибким. Обрабатывающие элементы таких процессоров - это универсальные программируемые ЭВМ, так что задача, решаемая параллельно, может быть достаточно сложной и содержать ветвления. Обычное проявление этой вычислительной модели в исходной программе примерно такое же, как и в случае векторных операций: циклы на элементах массива, в которых значения, вырабатываемые на одной итерации цикла, не используются на другой итерации цикла. Модели вычислений на векторных и матричных ЭВМ настолько схожи, что эти ЭВМ часто обсуждаются как эквивалентные. 3) Машины типа MIMD. MIMD компьютер имеет N процессоров, независимо исполняющих N потоков команд и обрабатывающих N потоков данных. Каждый процессор функционирует под управлением собственного потока команд, то есть MIMD компьютер может параллельно выполнять совершенно разные программы. MIMD архитектуры далее классифицируются в зависимости от физической организации памяти, то есть имеет ли процессор свою собственную локальную память и обращается к другим блокам памяти, используя коммутирующую сеть, или коммутирующая сеть подсоединяет все процессоры к общедоступной памяти. Исходя из организации памяти, различают следующие типы параллельных архитектур: • Компьютеры с распределенной памятью (Distributed memory) Процессор может обращаться к локальной памяти, может посылать и получать сообщения, передаваемые по сети, соединяющей процессоры. Сообщения используются для осуществления связи между процессорами или, что эквивалентно, для чтения и записи удаленных блоков памяти. В идеализированной сети стоимость посылки сообщения между двумя узлами сети не зависит как от расположения обоих узлов, так и от трафика сети, но зависит от длины сообщения. • Компьютеры с общей (разделяемой) памятью (True shared memory) Все процессоры совместно обращаются к общей памяти, обычно, через шину или иерархию шин. В идеализированной PRAM (Parallel Random Access Machine - параллельная машина с произвольным доступом) модели, часто используемой в теоретических исследованиях параллельных алгоритмов, любой процессор может обращаться к любой ячейке памяти за одно и то же время. На практике масштабируемость этой архитектуры обычно приводит к некоторой форме иерархии памяти. Частота обращений к общей памяти может быть уменьшена за счет сохранения копий часто используемых данных в кэш-памяти, связанной с каждым процессором. Доступ к этому кэш-памяти намного быстрее, чем непосредственно доступ к общей памяти. • Компьютеры с виртуальной общей (разделяемой) памятью (Virtual shared memory) Общая память как таковая отсутствует. Каждый процессор имеет собственную локальную память и может обращаться к локальной памяти других процессоров, используя "глобальный адрес". Если "глобальный адрес" указывает не на локальную память, то доступ к памяти реализуется с помощью сообщений, пересылаемых по коммуникационной сети. MIMD архитектуры с распределенной памятью можно так же классифицировать по пропускной способности коммутирующей сети. Например, в архитектуре, в которой пары из процессора и модуля памяти (процессорный элемент) соединены сетью с топологий решетка, каждый процессор имеет одно и то же число подключений к сети вне зависимости от числа процессоров компьютера. Общая пропускная способность такой сети растет линейно относительно числа процессоров. В топологии клика каждый процессор должен быть соединен со всеми другими процессорами. С другой стороны в архитектуре, имеющей сеть с топологий гиперкуб, число соединений процессора с сетью является логарифмической функцией от числа процессоров, а пропускная способность сети растет быстрее, чем линейно по отношению к числу процессоров. Сеть с топологией 2D решетка(тор) Сеть с топологией 2D гиперкуб (тор) Термин "мультипроцессор" покрывает большинство машин типа MIMD и (подобно тому, как термин "матричный процессор" применяется к машинам типа SIMD) часто используется в качестве синонима для машин типа MIMD. В мультипроцессорной системе каждый процессорный элемент (ПЭ) выполняет свою программу достаточно независимо от других процессорных элементов. Процессорные элементы, конечно, должны как-то связываться друг с другом, что делает необходимым более подробную классификацию машин типа MIMD. В мультипроцессорах с общей памятью (сильносвязанных мультипроцессорах) имеется память данных и команд, доступная всем ПЭ. С общей памятью ПЭ связываются с помощью общей шины или сети обмена. В противоположность этому варианту в слабосвязанных многопроцессорных системах (машинах с локальной памятью) вся память делится между процессорными элементами и каждый блок памяти доступен только связанному с ним процессору. Сеть обмена связывает процессорные элементы друг с другом. Базовой моделью вычислений на MIMD-мультипроцессоре является совокупность независимых процессов, эпизодически обращающихся к разделяемым данным. Существует большое количество вариантов этой модели. На одном конце спектра - модель распределенных вычислений, в которой программа делится на довольно большое число параллельных задач, состоящих из множества подпрограмм. На другом конце спектра - модель потоковых вычислений, в которых каждая операция в программе может рассматриваться как отдельный процесс. Такая операция ждет своих входных данных (операндов), которые должны быть переданы ей другими процессами. По их получении операция выполняется, и полученное значение передается тем процессам, которые в нем нуждаются. В потоковых моделях вычислений с большим и средним уровнем гранулярности, процессы содержат большое число операций и выполняются в потоковой манере. 4) Многопроцессорные машины с SIMD-процессорами. Многие современные супер-ЭВМ представляют собой многопроцессорные системы, в которых в качестве процессоров используются векторные процессоры или процессоры типа SIMD. Такие машины относятся к машинам класса MSIMD. Языки программирования и соответствующие компиляторы для машин типа MSIMD обычно обеспечивают языковые конструкции, которые позволяют программисту описывать "крупнозернистый" параллелизм. В пределах каждой задачи компилятор автоматически векторизует подходящие циклы. Машины типа MSIMD, как можно себе представить, дают возможность использовать лучший из этих двух принципов декомпозиции: векторные операции ("мелкозернистый" параллелизм) для тех частей программы, которые подходят для этого, и гибкие возможности MIMD-архитектуры для других частей программы. Многопроцессорные системы за годы развития вычислительной техники претерпели ряд этапов своего развития. Исторически первой стала осваиваться технология SIMD. Однако в настоящее время наметился устойчивый интерес к архитектурам MIMD. Этот интерес главным образом определяется двумя факторами: 1.Архитектура MIMD дает большую гибкость: при наличии адекватной поддержки со стороны аппаратных средств и программного обеспечения MIMD может работать как однопользовательская система, обеспечивая высокопроизводительную обработку данных для одной прикладной задачи, как многопрограммная машина, выполняющая множество задач параллельно, и как некоторая комбинация этих возможностей. 2.Архитектура MIMD может использовать все преимущества современной микропроцессорной технологии на основе строгого учета соотношения стоимость/производительность. В действительности практически все современные многопроцессорные системы строятся на тех же микропроцессорах, которые можно найти в персональных компьютерах, рабочих станциях и небольших однопроцессорных серверах. Одной из отличительных особенностей многопроцессорной вычислительной системы является сеть обмена, с помощью которой процессоры соединяются друг с другом или с памятью. Модель обмена настолько важна для многопроцессорной системы, что многие характеристики производительности и другие оценки выражаются отношением времени обработки к времени обмена, соответствующим решаемым задачам. Существуют две основные модели межпроцессорного обмена: одна основана на передаче сообщений, другая - на использовании общей памяти. В многопроцессорной системе с общей памятью один процессор осуществляет запись в конкретную ячейку, а другой процессор производит считывание из этой ячейки памяти. Чтобы обеспечить согласованность данных и синхронизацию процессов, обмен часто реализуется по принципу взаимно исключающего доступа к общей памяти методом "почтового ящика". С ростом числа процессоров просто невозможно обойти необходимость реализации модели распределенной памяти с высокоскоростной сетью для связи процессоров. С быстрым ростом производительности процессоров и связанным с этим ужесточением требования увеличения полосы пропускания памяти, масштаб систем (т.е. число процессоров в системе), для которых требуется организация распределенной памяти, уменьшается, также как и уменьшается число процессоров, которые удается поддерживать на одной разделяемой шине и общей памяти. Распределение памяти между отдельными узлами системы имеет два главных преимущества. Во-первых, это эффективный с точки зрения стоимости способ увеличения полосы пропускания памяти, поскольку большинство обращений могут выполняться параллельно к локальной памяти в каждом узле. Во-вторых, это уменьшает задержку обращения (время доступа) к локальной памяти. Эти два преимущества еще больше сокращают количество процессоров, для которых архитектура с распределенной памятью имеет смысл. Обычно устройства ввода/вывода, также как и память, распределяются по узлам и в действительности узлы могут состоять из небольшого числа (2-8) процессоров, соединенных между собой другим способом. Хотя такая кластеризация нескольких процессоров с памятью и сетевой интерфейс могут быть достаточно полезными с точки зрения эффективности в стоимостном выражении, это не очень существенно для понимания того, как такая машина работает, поэтому мы пока остановимся на системах с одним процессором на узел. Основная разница в архитектуре, которую следует выделить в машинах с распределенной памятью заключается в том, как осуществляется связь и какова логическая модель памяти.

49. Основные характеристики микропроцессоров, используемых в ПЭВМ.

ПЭВМ "Агат" ориентированы на пользователей, не имеющих специальной подготовки, относятся к классу портативных и выпускаются в шести модификациях, которые отличаются объёмом внутренней и внешней памяти, комплектованием интерфейсными модулями и содержат два основных блока: системный и клавиатуры.

Габариты системного блока: 500x315x180 мм. В системном блоке расположены функциональные модули, блок питания и 1-2 накопителя на гибком магнитном диске (НГМД). На месте НГМД предусмотрено размещение дисплея с экраном по диагонали 12,5 см или цифрового кассетного магнитофона. На задней стенке системного блока расположены коммутационные элементы, обеспечивающие базовый интерфейс ПЭВМ: магнитофон, RGB-монитор, блок клавиатуры, потенциометрические пульты. Внешний интерфейс ПЭВМ реализуется подключением периферийных устройств к интерфейсным разъёмам модулей.

В системном блоке используются печатные платы размером 330x260 мм и 250x125 мм. На плате первого типа размещается общесистемный модуль, все остальные модули выполнены на платах второго типа.

Блок клавиатуры ПЭВМ "Агат" автономный и подключается по последовательному каналу (пятижильный витой кабель) к системному блоку. Клавиатура содержит 59 клавиш, обеспечивающих функции управления, а также ввод алфавитно-цифровой информации в русском и латинском регистрах со строчными и прописными буквами. Назначение 15 дополнительных клавиш задается программно.

Модули ПЭВМ объединяются в единый функциональный системный блок с помощью внутренней магистрали, на которой реализован внутренний интерфейс ПЭВМ "Агат". Физически магистраль представляет собой набор из 7 разъёмов (розеток) типа ОНп-КС-23-Р (60 контактов), связанных между собой унифицированной шиной из функционально-объединенных линий.

Все разъёмы установлены на плате общесистемного модуля и функционально эквивалентны за исключением разъёма 1, через который дополнительно можно подключить контроллер СЕКАМ. Магистраль обеспечивает простую реконфигурацию ПЭВМ благодаря размещению дополнительных модулей в любом разъёме. Ограниченное число модулей и конструктивная компактность магистрали улучшают её электрические параметры.

Структура внутреннего интерфейса ПЭВМ "Агат" обеспечивает связь с устройствами памяти с использованием всего адресного пространства применяемого микропроцессора (КР588) - 64 Кбайт. Данные могут передаваться в режиме прямого доступа из одного периферийного устройства (ПУ) в другое, из ПУ в память и обратно, минуя центральный процессор (ЦП). Большинство шин магистрали интерфейса двунаправленные, и все потребители подключаются параллельно по схеме "проводное ИЛИ": обмен входными и выходными сигналами с модулями производится по одним и тем же шинам.

В любом обмене данными участвуют два устройства, связанные между собой как активное (управляющее устройство) и пассивное (управляемое устройство). Более одного активного устройства в момент обмена информацией быть не может. Оперативная и постоянная памяти всегда пассивны.

В табл. 1 приведена структура внутреннего интерфейса ПЭВМ "Агат". Категории линий - однонаправленного или двунаправленного действия обозначены соответственно 1Н и 2Н.

50. Системные команды процессоров. Различия между RISC и CISC- процессорами.

Системные команды предназначены для использования, главным образом, в модулях операционных систем (в модулях ядра операционной системы, в драйверах и т.д.). Некоторые из перечисленных ниже команд полезны и при разработке прикладных программ, работающих в защищённом режиме. Мы приведём только краткий перечень основных системных команд, подробности вы можете узнать из справочных руководств по процессорам.

Как правило, системные команды могут использовать только те программы, которые выполняются в нулевом привилегированном кольце.