Санкт-Петербургский государственный

электротехнический университет

кафедра САПР

О Т Ч Е Т

По лабораторной работе № 2.5

Потенциальные триггеры на логических интегральных микросхемах.

Выполнили: Ганчук С. Свиридов А.

Стяжкин А.

Группа 7304

Санкт-Петербург. 1999 г.

Цель работы: Исследование функционированных потенциальных триггеров на логических интегральных микросхемах.

Теоритические положения:

Триггером называют устройство, способное поочерёдно находиться в одном из двух длительно устойчивых состояний. Сли эти состояния структурно симметричны, триггер называют симметричным. Причина, по которой он устанавливается в одном из устойчивых состояний, заключена в обязательной неустойчивости его среднего положения. Состояние, устанавливающееся после подключения к источнику поитания, не может быть заранее определено. Если требуется такая определённость, тогда на специальный вход триггера подают установочный сигнал. Главная особенность триггера заключается в том, что он самостоятельно удерживается в каждом новом состоянии после прекращения действия информационных сигналов.

Структурные схемы:

1. Одноступенчатый несинхронизируемый RS-триггер с прямыми входами.

Логическое уравнение: Q_n+1 = S_n +R_n  Q_n ; S_n  R_n = 0

Временная диаграмма:

Таблица состояния:

tn			tn+1
Qn	Sn	Rn	Sn+Rn*Qn=Qn+1
Qn	0	0	0+1*Qn=Qn
Qn	1	0	1+1*Qn=1
1	0	0	0+1*1=1
1	0	1	0+0*1=0
0	0	0	0+1*0=0

2. Одноступенчатый несинхронизируемый RS-триггер с инверсными входами.

Логическое уравнение: Q_n+1 = S_n +R_n  Q_n ; S_n  R_n = 0

Временная диаграмма:

Таблица состояния:

tn			tn+1
Qn	Sn	Rn	Sn+Rn*Qn=Qn+1
Qn	1	1	0+1*Qn=Qn
Qn	0	1	1+1*Qn=1
1	1	1	0+1*1=1
1	1	0	0+0*1=0
0	1	1	0+1*0=0

3. Одноступенчатый синхронизируемый RS-триггер с прямыми входами.

Логическое уравнение: Q_n+1 = S_n *C_n + R_n * C_n * Qn = 0

Sn*Rn*Cn=0

Временная диаграмма:

Таблица состояния:

tn				tn+1
Qn	Sn	Rn	Cn	Sn*Cn+Rn*Cn*Qn=Qn+1
Qn	1	0	0	0*0+0*0*Qn=Qn
Qn	1	0	0	1*0+0*0*Qn=Qn
Qn	1	0	1	1*1+0*1*Qn=1
1	1	0	0	1*0+0*0*1=1
1	0	0	0	0*0+0*0*1=1
1	0	0	1	0*1+0*1*1=1
1	0	0	0	0*0+0*0*1=1
1	0	1	0	0*0+1*101=1
1	0	1	1	0*1+1*1*1=0
0	0	0	1	0*1+0*1*0=0

4. Одноступенчатый синхронизируемый RS-триггер с инверсными входами.

Логическое уравнение: Q_n+1 = S_n *C_n + R_n * C_n * Qn = 0

Sn*Rn*Cn=0

Временная диаграмма:

Таблица состояния:

tn				tn+1
Qn	Sn	Rn	Cn	Sn*Cn+Rn*Cn*Qn=Qn+1
Qn	1	1	1	0*0+0*0*Qn=Qn
Qn	0	1	1	1*0+0*0*Qn=Qn
Qn	0	1	0	1*1+0*1*Qn=1
1	0	1	1	1*0+0*0*1=1
1	1	1	1	0*0+0*0*1=1
1	1	1	0	0*1+0*1*1=1
1	1	1	1	0*0+0*0*1=1
1	1	0	1	0*0+1*0*1=1
1	1	0	0	0*1+1*1*1=0
0	1	1	1	0*0+0*0*0=0

5. Одноступенчатый синхронизируемый RS-триггер с инверсными входами.

Логическое уравнение: Q_n+1 = D_n *C_n + D_n * Qn

Временная диаграмма:

Таблица состояния:

tn			tn+1
Qn	Dn	Cn	Sn*Cn+Rn*Cn*Qn=Qn+1
Qn	0	0	0*0+0*Qn=Qn
Qn	1	0	1*0+0*Qn=Qn
Qn	1	1	1*1+1*Qn=1
1	1	0	1*0+0*1=1
1	0	0	0*0+0*1=1
1	0	1	0*1+1*1=0
0	0	0	0*0+1*0=0