1. Архітектура комп’ютерів

1. Архітектура комп’ютерів 1

1. Поняття про архітектуру та структурну організацію комп’ютерів. Типи та класифікація архітектур. Мікропроцесорні комплекти. Набір компонентів системної логіки. Баланс продуктивності компонентів комп’ютера. 2

2. Поняття архітектури мікропроцесорів. Типи мікропроцесорів. Цикл обробки команди. Формування керуючих сигналів. Апаратне та мікропрограмне управління процесором. Суперскалярне виконання. 3

3. Виконання команд на конвеєрі. Конфлікти по даних та структурні конфлікти. Методи мінімізації структурних та конфліктів по даних. Особливості спекулятивного завантаження. Канали просування даних. 4

4. Особливості функціонування конвеєрів. Оцінка продуктивності конвеєрів. Конфлікти по керуванню. Статичне й динамічне передбачення переходів. Організація блоку вибірки для мінімізації конфліктів по керуванню. 5

5. Класифікація архітектури комп’ютера за складом системи команд. Складна та проста система команд. Доповнена система команд. Спеціалізована система команд. 6

7. Організація стекової пам’яті. Операції зі стеком. Машинне представлення стеку, черги стеку. Програмна модель стеку. Інфіксна й постфіксна форма представлення арифметичних виразів. Стекові процесори. 7

8. Організація захищеного режиму. Регістр стану процесора. Віртуальна пам’ять. Сегментація пам’яті. Сторінкова організація пам’яті. 8

9. Арифметико-логічні пристрої (АЛП). Структура й типи архітектури АЛП. Алгоритмічні операційні пристрої. 9

10. Типи архітектури кеш-пам’яті. Встановлення відповідності між рядками кеш-пам’яті та оперативною пам’яттю. 10

11. Організація напівпровідникових запам’ятовуючих пристроїв. Запам’ятовуючі елементи. Нарощування об’єму пам’яті. Розподіл ліній адреси. Керуючі сигнали. Буфер обміну даних. 11

12. Система магістралей комп’ютера. Ієрархічний принцип побудови магістралей. Внутрішня та зовнішня магістралі процесора. Синхронні та асинхронні магістралі. Арбітраж. Типи арбітражу. Передавання даних по системній магістралі. 12

13. Переривання. Типи переривання. Системні та програмні переривання. Процес обробки переривання центральним процесором. Організація введення-виведення за перериванням. 13

14. Організація введення-виведення в режимі прямого доступу до пам’яті. Робота контролера прямого доступу до пам’яті. Канали прямого доступу до пам’яті. 14

15. Розподіл простору пам’яті комп’ютера й зовнішніх пристроїв. Непряма адресація. Регістри стану зовнішніх пристроїв. Взаємодія зовнішніх пристроїв з центральним процесором в режимі програмного управління введенням-виведенням. 15

Непряма адресация. В этом случае адрес может храниться в регистре. Инструкции будут обращаться к регистру, содержащему адрес. То есть, для получения данных, инструкция должна декодировать данные соответствующего регистра. Содержимое регистра будет обработано как адрес, используя который, будет считана/записана информация из/в соответствующую область памяти. 15

1. Поняття про архітектуру та структурну організацію комп’ютерів. Типи та класифікація архітектур. Мікропроцесорні комплекти. Набір компонентів системної логіки. Баланс продуктивності компонентів комп’ютера.

Існуючі на даний час процесорні архітектури поділяються на 2 глобальні категорії – RISC і CISC.

Сімейство x86 нараховує 7 поколінь процесорів:

Перше покоління (процесори 8086, 8080 і математичний сопроцесор 8087) заклало архітектурну основу – набір нерівноправних 16-розрядних регістрів, сегментну систему адресації пам’яті у межах 1Мбайт

Друге покоління (80286 із сопроцесором 80287) принесло захищений режим, що дозволяє задіяти віртуальну пам’ять розміром до 1Гбайт для кожної задачі, фізичною пам’яттю у межах 16Мбайт.

Третє покоління (386/387 DX і SX) – перехід до 32-розрядної архітектури IA-32. Збільшився об’єм адресованої пам’яті (до 4Гбайт реальної, 64Тбайт віртуальної). В систему команд введено можливість переключення розрядності адресації і даних. тактова частота досягла 40МГц.

Четверте покоління (486 DX і SX) у видиму архітектурну модель великих змін не внесло, але було прийнято ряд заходів для збільшення продуктивності. Значно ускладнений виконавчий конвеєр – основні операції виконує RISC-ядро, „завдання” для якого готуються з вхідних CISC-інструкцій.

П’яте покоління (Intel Pentium, AMD K5) привнесло суперскалярну архітектуру. Після блоків попередньої вибірки і першої стадії декодування інструкцій є два конвеєра, U-конвеєр і V-конвеєр. З’являється розширення MMX (Multimedia Extensions)

Шосте покоління процесорів Intel (мікроархітектура P6: Pentium Pro, Pentium II, Pentium III, Celeron, Xeon). Характерна риса – динамічне виконання, під котрим розуміється виконання інструкцій не в тому порядку (out of order), як передбачено програмним кодом, а в тому, як „зручно” процесору.

Сьоме покоління (у AMD) почалося з процесора Athlon, в якому суперскалярність і суперконвеєрність охопили блок FPU. Intel розпочала 7 покоління процесором Pentium 4.

Архітектура комп’ютерної системи – це абстрактне представлення або визначення фізичної системи (мікропрограми та комплексу програмних засобів) з точки зору програміста або розробника компілятора.

Під терміном структурна організація комп’ютерної системи розуміється сукупність операційних блоків (пристроїв) та їх взаємозв’язків, які забезпечують реалізацію специфікацій, заданих архітектурою комп’ютера.

Класифікація М. Флінна описує архітектурні особливості комп’ютера з погляду потоку команд (інструкцій) та потоку даних.

Структурна систематика Р. Хокні та К. Джессхоупа. На першому рівні всі обчислювальні системи поділяють за принципом множинності (кількості) на однокомп’ютерні та багатокомп’ютерні. Обчислювальні системи з одним комп’ютером, у свою чергу, поділяються на ЕОМ з одним конвеєрним процесором (традиційний послідовний комп’ютер) та з багатьма процесорами (поділяються на конвеєрні, неконвеєрні, та мікропроцесорні матриці).

Архітектура фон Неймана. Універсальні комп’ютери мають традиційну архітектуру SISD (або скалярну архітектуру). У 1946 р. американським математиком Джоном фон Нейманом було вперше сформульовано основні принципи побудови таких програмно-керованих комп’ютерів:

CISC-архітектура: невелика кількість регістрів загального призначення; велика кількість типів машинних інструкцій;наявність команд, навантажених семантичним значенням, подібним до операторів високорівневих мов програмування; такі команди виконуються за декілька машинних циклів (тактів).

RISC-архітектуру мають комп’ютери із скороченим набором команд (RISC – Reduced Instruction Set Computer). велика кількість регістрів загального призначення; використання команд фіксованої довжини з малою кількістю типів форматів; регулярність, що дає змогу завдяки простоті команд виконувати одні й ті самі апаратні пристрої для виконання майже всіх команд; виконання більшості команд за один такт; підвищення швидкості досягається за рахунок апаратної реалізації виконання команд (на відміну від мікропрограмної); Для побудови сучасних комп’ютерів використовують мікропроцесорні засоби – комплекси апаратно і програмно сумісних ІМС різного ступеню складності (СІС, ВІС, НВІС та ультра-ВІС). Основою мікропроцесорних засобів є мікропроцесорні комплекти МПК і базові кристали, ВІС пам’яті. Залежно від виду і типу базової програмовної ВІС виділяють такі МПК: з одним або кількома однокристальними мікропроцесорами: серії КР580, КР581, К1810, К1518, К1821, КР1828, КМ1831, К1838; з багатокристальними (модульними) мікропроцесорами: К581, К588; із секціонованими (розрядно-модульними) мікропроцесорами: К583, К1800, К1802, К1804, К1822; з однокристальними мікро-ЕОМ: К1813, К1816, К1820, К1827.Мікропроцесори мають різні пристрої керування із схемною або програмною логікою та комбіновані.