3.6.1 Минимизация функции Si по расширенной таблице истинности
Xi,Yi
0 1 - 1
- - 0 -
- 0 1 0
1 - - -
Pi,Pi+1
00
01
11
10
Неполностью определенная логическая функция Si при минимизации использует классические методы формирования областей минимизации, в которые включают единицы и прочерки (безразличные состояния функции) при условии, что в каждой новой области должен быть хотя бы один ранее не использованый ранее конституент единицы
_ _ _
Si=(Yi &Pi+1)\/ (Xi &Pi+1)\/ (Pi &Pi+1)=(Pi+1&(Yi \/Xi\/Pi))\/(Xi &Yi &Pi) (4)
Обоснование выбора элементарной базы и преобразование минимизированной функции
=(Xi \/Yi)&(Pi \/(Xi + Yi))=Pi1
Построение структуры схемы ОДС
1
&
2
1
M2
1
&
1
Xn
M2
X1 F=(X1\/X2\/…..\/Xn) X1
X2 X2 F=X1+X2
&
Xn
Рис.3.3 Обозначения логических элементов на схемах
Контроль работы схемы с использованием временных диаграмм
Xi
1 2 3 4 5 6 7 8
Yi
1 2 3 4 5 6 7 8
Pi
Pi+1
1 2 3 4 5 6 7 8
ОДС
Pi+1 Pi
Xi + Yi
Xi
0 0 0 0
1 2 3 4 5 6 7 8
Yi
0 0
8
Pi
0
8
Xi\/Yi
1 4 5
Pi\/(Xi+Yi)
1 5 6 7 8 9
Pi+1
Рис.3.5 Пример временных диаграмм, характеризующих работу синтезированной схемы.
Заключительным этапом синтеза комбинационной схемы является ее тестирование которое сводится к построению временной диаграммы для каждой реализуемой схемой функции. Эти схемы генерируют выходные функции Si Pi+1 сразу же после воздействия на них входных сигналов
3.7Функция переходов и их использование
D
– триггер
Dn Qn
Рис.3.6 Интегральный D- триггер задержки
n – показатель целочисленного времени
Dn – входное воздействие
Qn – состояние схемы
Qn+1
– состояние после воздействия
Таблица 3.7
Dn
Qn
Qn+1
0
0 1
0 0
1 1
1 1 1
Dn
0 1 0 1 1 0 1
0 1 2 3 4 5 6
Рис.3.7 Временная диаграмма входного сигнала D- триггера.
Функция памяти отождествляется в дискретных элементах задержкой выходного сигнала схемы по отношению к входному.
Qn=1
_ состояние элемента памяти единичное
Qn=0
Qn=0
_ состояние элемента памяти нулевое
Qn=1
Tn
Qn
Qn+1
0
0 0 0
1 1
1
0 1 1
1 0
_ _
Qn+1=(Tn&Qn)\/(Tn&Qn)=Tn+Qn