2. Формализация задачи

Задачей формализации является структурное, логическое, алгоритмическое согласование всех аппаратных и программных модулей устройства, обеспечивающее разработку работоспособной электрической схемы (аппаратная часть) и работоспособной программы фильтра, согласованной с аппаратной частью.

2.1 Функциональная схема цифрового фильтра

Состав микропроцессорной системы на базе МК (приложение А), требования технического задания, особенности формирования сигнала на выходе АЦП определяют функциональную схему фильтра.

Ф ункциональная схема цифрового фильтра приведена на рисунке 1. В качестве БИС АЦП выбрана модификация AD7892AN-1, для которой можно установить диапазон входных сигналов (-5…+5) В, что соответствует техническому заданию и позволяет обойтись без согласующего усилителя на входе АЦП. Для чтения результата преобразования входного напряжения выбран параллельный интерфейс как более быстрый и простой для программной реализации. Поэтому на выводе MODE подано напряжение +5 В. Напряжение +5 В на выводе задает стандартный (нормальный) режим энергопотребления.

Для работы АЦП выбран внутренний источник опорного напряжения, поэтому вывод REF O/I оставлен свободным. Вход V_in2 при диапазоне

(-5…+5) В должен быть заземлен.

Н

Рис. 1 - Функциональная схема цифрового фильтра

апряжение U_вх подается непосредственно на вход V_in1, поскольку АЦП содержит внутреннюю схему выборки хранения (СВХ). Реализация алгоритма последовательных приближений осуществляется под управлением внутреннего тактового генератора, поэтому внешние тактовые импульсы для управления АЦП не требуются.

Пуск АЦП выполняется путем подачи импульса нулевого уровня на вывод по сигнальной линии START из МП-системы, поскольку БИС AD7892AN-1 всегда выбрана (вывод заземлен). Импульсы с частотой дискретизации

F_д=10000 Гц для запуска АЦП должны формироваться в МП-системе. Для этой функции определяется внутренний аппаратный узел МК – таймер/счетчик Т/СО. Для вывода импульсов запуска АЦП из МК назначим вывод Р1.0 порта Р1 БИС КР1830ВЕ31.

Числовые значения отсчетов (двоичные коды), получаемые путем преобразования входного напряжения, в режиме параллельного интерфейса поступают с частотой дискретизации F_Д на выводы DB0...DB11. Поскольку разрядность данных равна 8, параллельная шина для чтения данных XD0…XD7 подключена к старшим выводам чтения 12-разрядного кода отсчета DB4…DB11. Младшие разряды DB0…DB3 – теряются.

Готовность кода для отсчета входного напряжения обозначает импульс нулевого уровня на выводе , вырабатываемый АЦП после каждого цикла преобразования. Импульсы , следующие с частотой дискретизации F_Д=10000 Гц, по сигнальной линии FIN поступают в МП-систему для инициирования операций чтения кода из АЦП с такой же частотой.

Для ввода кода текущего входного отсчета (X_n) и запуска цикла вычисления кода текущего выходного отсчета (Y_n) определим режим прерываний МК по линии запроса внешних прерываний .

В цикле чтения данных из АЦП процессор вырабатывает управляющий строб для копирования кода отсчета X_n. Управляющий строб по сигнальной линии

STB RD поступает на вывод БИС AD7892AN-1. Код отсчета X_n копируется в аккумулятор процессора через порт PА БИС КР1821РУ55 в режиме простого ввода без квитирования.

Вывод (копирование) кода выходного отсчета Y_n (YD7…YD0) во входной регистр внешнего устройства определим через порт РА БИС.