- •10. Архитектура мк48
- •Арифметико-логическое устройство
- •Устройство управления микроконтроллера
- •Организация ввода/вывода информации
- •Память микроконтроллера
- •11. Однокристальные микроконтроллеры iMcs48 система команд
- •2. Команды логических операций
- •3. Команды передачи управления
- •12. Архитектура мк51
- •Арифметическо-логическое устройство
- •Устройство управления и синхронизации
- •13. Организация памяти в мк51
- •Сегменты памяти
- •Наращивание памяти
- •14. Организация подсистемы ввода/вывода в мк51
- •15. Организация таймеров и системы прерываний в мк51
- •Организация системы прерываний
- •16. Система команд мк51
- •Группа команд логических операций
- •Группа команд операций с битами
- •Группа команд передачи управления
- •17. Архитектура iMcs96
- •Почему iMcs96 быстрее, чем 8051?
- •20. Организация процессорного порта в iMcs96
- •21. Организация последовательного порта в iMcs96
- •Преобразование параллельного кода в последовательный
- •Протокол обмена
- •22. Система прерываний в iMcs96
- •24. Система команд iMcs96
- •25. Архитектура mc68hc05
- •Регистровая модель
- •Карта памяти для mc68hc705c8
- •Способы адресации
- •26. Архитектура mc68hc08
- •Регистровая модель
- •Способы адресации
- •Структура mc68hc11e9
- •Регистры
- •Способы адресации:
- •1. Подразумеваемая (inh):
- •2. Непосредственная (imm):
- •3. Прямая (dir):
- •5. Индексная с 8-битным смещением (IX, iy):
- •6. Относительная - в командах условного перехода (rel):
- •Система команд
26. Архитектура mc68hc08
Основные характеристики:
8-разрядное процессорное ядро, на порядок более производительное, чем M68HC05.
CSIC - Customer Specified Integrated Circuits design strategy - определяемая пользователем архитектура на базе набора стандартных модулей.
16 методов адресации(!)
64k - общее адресное пространство
ПЗУ - до 56К
ОЗУ - до 1.5К
7 портов ввода / вывода
Поддержка прямого доступа к памяти.
Отсутствует возможность обращения к внешней памяти.
Таймер 16-разрядный до 6 каналов IC, OC (Input Capture, Output Compare)
COP (Computer Operate Properly) Watchdog таймер
SPI - Serial Peripheral Interface - синхронный последовательный канал связи
SCI - Serial Communication Interface - асинхронный последовательный канал связи
АЦП - до 16 каналов, 8 бит
ШИМ - (PWM - Pulse Width Modulation) (HC708MP16) - управление громкостью звука, яркостью изображения, управление электродвигателями
Котроллер жидкокристаллического индикатора (HC08LN56)
24 источника прерывания, в т.ч. 6 источников RESET, приоритет которых выше приоритета прерываний
Регистровая модель
|
7 0 |
| ||||||||
|
|
A - Аккумулятор | ||||||||
|
15 8 |
7 0 |
| |||||||
H |
|
|
X H:X - объед-й индексный регистр; | |||||||
Reset |
0 - совмест-ть с HC05 |
|
H не сохраняется в стеке | |||||||
|
|
|
| |||||||
|
$00FF по Reset |
SP растет вниз, на свободную ячейку | ||||||||
|
$FFFE по Reset |
PC | ||||||||
|
V |
1 |
1 |
H |
I |
N |
Z |
C |
CCR |
Способы адресации
1. Подразумеваемая (INH):
OP
|
7 0 |
|
|
OP |
Операнд(ы) (A, H:X, H, X) кодируется в OP |
TXA; (A) <- (X)
PSHX; ((SP)) <- (X); (SP)<-(SP)-1
DIV; (A) <- (H:A)/(X); (H) <- (H:A)mod(X)
TSX; (H:X) <- (SP)+1
2. Непосредственная (IMM):
OP #d
|
OP |
d8 |
Операнд в команде | |
|
OP |
d16h |
d16l |
Со старшего байта |
один или два байта в зависимости от разрядности регистра, участвующего в команде
ADD #d8; A)<-(A)+ d8
LDHX #d16; (H:X) <- d16
3. Прямая (DIR):
OP ad8
|
OP |
ad8 |
Старший байт 00 |
область RAM - наиболее часто используемые данные
сокращение на 1 цикл времени
ADD ad8; (A) <- (A)+(ad8)
JMP ad8; (PC) <- ad8
(ad8):(ad8+1) - 16-разряядная адресация:
LDHX ad8; (H:X) <- (ad8):(ad8+1)
STHX ad8; (ad8):(ad8+1) <- (H:X)
4. Расширенная (EXT):
OP ad16
|
OP |
ad16h |
ad16l |
|
Ассемблер сам определяет ad8 либо ad16
ADD ad16; (A)<-(A)+(ad16)
JMP ad16; (PC) <- ad16
5. Индексная без смещения (IX) (нет в НС11):
OP ,X
|
OP |
|
(H:X) - исполнительный адрес
(H)<-$00 - совместимость с HC05
перемещение указателя по таблице
ADD ,X; (A)<-(A)+((H:X))
JMP ,X; (PC) <- (H:X)
6. Индексная с 8-битным смещением (IX8):
OP of8,X
|
OP |
of8 |
Без знака |
- of8+(H:X) - исполнительный адрес
выделение к-ого элемента в таблице; к - в (H:X)
ADD of8,X; (A)<-(A)+(of8+(H:X))
JMP of8,X; (PC) <- of8+(H:X)
7. Индексная с 16-битным смещением (IX16) (нет в НС11):
OP of16,X
|
OP |
of16h |
of16l |
Без знака |
- of16+(H:X) - исполнительный адрес
выделение к-ого элемента в таблицеж; к - в (H:X)
ассемблер сам определяет of8 либо of16
ADD of16,X; (A)<-(A)+(of16+(H:X))
JMP of16,X; (PC) <- of16+(H:X)
8. По указателю стека с 8-битным смещением (SP8) (только в НС08):
OP of8,SP
|
9E |
OP |
of8 |
Без знака |
- of8+(SP) - исполнительный адрес
доступ к данным стека
ADD of8,SP; (A)<-(A)+(of8+(SP))
9. По указателю стека с 16-битным смещением (SP16) (только в НС08):
OP of16,SP
|
9E |
OP |
of16h |
of16l |
|
- of16+(SP) - исполнительный адрес
доступ к данным стека
ассемблер сам определяет of8 либо of16
если прерывания запрещены - SP - еще один индексный регистр
ADD of16,SP; (A)<-(A)+(of16+(SP))
10. Относительная - в командах условного перехода (REL):
OP cad
|
OP |
rel |
Со знаком [-128, +127] |
rel+(PC) - исполнительный адрес
ассемблер сам вычисляет rel
BCS cad; Если (C)=1, (PC)<-(PC)+rel
11. Непосредственная - прямая (только в НС08):
MOV #d8,Dad8; (Dad8) <- d8
|
OP |
d8 |
ad8 |
|
12. Прямая - прямая (DD) (только в НС08):
MOV Sad8,Dad8; (Dad8) <- (Sad8)
|
OP |
Sad8 |
Dad8 |
|
13. Индексная постинкрементная - прямая (IX+D) (только в НС08):
MOV X+, Dad8; (Dad8)<-((H:X)); (H:X)<-(H:X)+1
|
OP |
Dad8 |
|
пересылка таблицы через последовательный канал
14. Прямая - индексная постинкрементная (DIX+) (только в НС08):
MOV Sad8, X+; ((H:X))<-(Sad8); (H:X)<-(H:X)+1
|
OP |
Sad8 |
|
прием таблицы через последовательный канал
15. Индексная постинкрементная - относительная (IX+REL) (только в НС08):
CBEQ X+,cad; Если(A)=((H:X)), (PC)<-(PC)+rel; (H:X)<-(H:X)+1
|
OP |
rel |
|
16. Индексная постинкрементная с 8-битным смещением - относительная (IX8+REL) (только в НС08):
CBEQ of8,X+,cad; Если(A)=(of8+(H:X)), (PC)<-(PC)+rel; (H:X)<-(H:X)+1
|
OP |
of8 |
rel |
|
Система команд
90 инструкций!
1. Команды пересылки (LDA, STA, LDX, STX, MOV и т. д.).
2. Команды логической обработки (AND, BIT, CLR и т.д. в т.ч. команды сдвигов).
3. Команды битового процессора.
4. Команды арифметической обработки (ADD, SUB, INC, DEC и т.д.).
5. Команды перехода (JMP, вызова подпрограмм и обслуживания прерываний – RTI, условных переходов по признакам, сравнения чисел без знака и т.д.).
6. Команды управления (WAIT, STOP и т.д.).
27. Архитектура MC68HC11E
Основные характеристики:
Cистема команд является надмножеством системы команд микропроцессоров M6800/M6801
8-разрядное процессорное ядро
6 методов адресации
ПЗУ - 0К, 4К - 48К
ПЗУ с электрическим стиранием 0, 0.5К, 2К
ОЗУ - 0, 192 - 1024 байт
Возможность обращения к внешней памяти с адресным пространством до 64К.
Таймер с 3-4 каналами IC и 4-5 каналами OC (Input Capture, Output Compare) - всего 8 каналов
COP Watchdog (Computer Operate Properly) таймер
SPI - Serial Peripheral Interface - синхронный последовательный канал связи
SCI - Serial Communication Interface - асинхронный последовательный канал связи
АЦП - до 8 каналов, 8 бит, 10 бит
ШИМ - (PWM - Pulse Width Modulation) управление громкостью звука, яркостью изображения, управление электродвигателями
Математический сопроцессор
Котроллер жидкокристаллического индикатора
21 источник прерывания