4. Синтез схеми дешифратора адрес для блоку пам’яті
Для адресного розподілу окремих мікросхем використовуються адресні дешифратори (АДш), число виходів яких рівне L числу мікросхем, а число входів визначається за заданим об’ємом та виділеним простором адрес для блоку пам’яті. Щоб вибрати відповідну мікросхему пам’яті, потрібно на її вхід CS подати сигнал низького рівня. Так як мені потрібно, одночасно збільшити розрядність і об’єм блоку пам’яті, то для мікросхем одного ряду буде спільний CS1, а для іншого ряду буде спільним наступний CS2.
Таблиця адрес пам’яті:
Aпоч.1= E000 h
Акін.1=EFFF h
Aпоч.= 1110 0000 0000 0000
Акін.= 1110 1111 1111 1111
Логічниий вираз записуємо у вигляді:
CS1=0 CS1=A15vA14vA13vA12
Комбінаційна схема адресного дешифратора:
Схема 3. Комбінаційна схема адресного дешифратора.
Аналіз результатів та висновки
Під час даної графічно-розрахункової роботи я навчився будувати блок пам’яті з заданим об’ємом на основі мікросхеми з заданою реалізацією, також я отримав практичні навички виділення адресного простору, побудови дешифратора адрес, відповідно до його логічного виразу і синтезу схеми електричної принципової блоку пам’яті.
Cписок використаної літератури
РОЗРАХУНОК І ПОБУДОВА БЛОКУ ПАМ’ЯТІ : Методичні вказівки до графічно-розрахункової роботи з дисципліни з курсу "Архітектура обчислювальних систем" для студентів базового напряму "Системний аналіз" / Укл. Процько І.О., НУ “Львівська політехніка”, 2009
С.Т. Хвощ, Н.Н. Варлинский, Е.А. Попов, Микропроцессоры и микро-ЄВМ в системах автоматического управления: Справочник.-Л.: Машиностроение, 1987.
Б.А. Калабеков Цифровые устройства и многопроцессорные системы: Учебн.пособие .-М.: Горячая линия-Телеком, 2003.-336с.
Якубовский С.В. Аналоговые и цифровые интегральные схемы. -М.: Радио и связь. 1985.