Организация ЭВМ и систем / 338

3 3 8 Глава7. Операционныеустройства вычислительныхмашин

При сложении n-разрядных двоичных чисел (битзнака и п - 1 значащих цифр) возможен результат, содержащий п значащих цифр. Эта ситуация известна как переполнение. «Лишний» бит занимает позицию знака, что приводит к некорректности результата. Естественно, что ОПУ должно обнаруживать факт переполнения и сигнализировать о нем. Для этого используется следующее правило: если суммируютсядвачислаиониобаположительныеилиобаотрицательные, переполнениеимеетместотогдаатолькотогда,когдазнакрезультатапротивоположен знаку слагаемых. Рисунки 7.10, д и 7.10, е показывают примеры переполнения. Обратим внимание, что переполнение не всегда сопровождается переносом из знакового разряда.

Рис. 7 . 1 1 . Примеры выполнения операции вычитания вдополнительном коде: а,б,в, г— вычитание без возникновения переполнения; л, в — вычитание с переполнением

Вычитаниевыполняетсявсоответствиисправилом:длявычитанияодногочисда(вычитаемого)издругого(уменьшаемого)необходимовзятьдополнениевычитаемогоиприбавитьегокуменьшаемому.Поддополнениемздесьпонимаетсявычитаемое с противоположным знаком, представленное в дополнительном коде. Вычитание иллюстрируется примерами (рис. 7.11). Два последних примера (см. рис. 7.11, д и 7.1 \,е) демонстрируют ранее рассмотренное правило обнаружения переполнения.

Чтобы упростить обнаружение ситуации переполнения, часто применяется так называемый модифицированный дополнительный код, когда для хранения знака отводятся два разряда, причем оба участвуют в арифметической операции наравне с цифровыми разрядами. В нормальной ситуации оба знаковых разрядах содержат одинаковые значения. Различие в содержимом знаковых разрядов служит признаком возникшего переполнения (рис. 7.12).

Рис. 7.12. Примеры выполненияоперациисложения вмодифицированномдополнительном коде: в, б — переполнения нет; в, г — возникло переполнение

На рис. 7.13 показана возможная структура операционного блока для сложения и вычитания чисел сознаком в формате с фиксированной запятой. Центральным звеном устройства является n-разрядный двоичный сумматор. ОперандА поступает на вход сумматора без изменений. Операнд В предварительно пропускается