42

Методические указания

к курсовому проекту по курсу

"Архитектура компьютеров"

Тема:«Разработка структуры гипотетического микропроцессора и центральной части микро ЭВМ на его базе. Эмуляция выполнения команд »

(для студентов специальностей: «программное обеспечение автоматизированных систем» и «интеллектуальные системы принятия решений» заочной формы обучения)

2012

Задание

1. Изучить структуру микропроцессора прототипа и алгоритмы выполнения заданного подмножества команд. Для каждой команды рассмотреть все возможные виды адресации и детальный алгоритм выполнения. Для выполнения этого пункта использовать литературные источники.

2. Разработать общую структуру гипотетического микропроцессора для реализации заданного подмножества команд микропроцессора - прототипа при заданном режиме адресации. В таблице вариантов способ адресации операндов приведен только для первой команды в списке команд группы. Если он не применим к остальным командам группы, способ адресации операндов согласуется на этапе разработки технического задания с руководителем проекта. Определить состав операционных элементов и интерфейс каждого элемента при объединении их в структуре микропроцессора. Для упрощения структуры и алгоритмов выполнения команд исключить опережающую выборку команд.

3. Разработать структуру и микропрограммы работы операционного автомата, реализующего заданный режим адресации команд и данных в микропроцессоре.

4. Разработать структуру АЛУ и микропрограммы реализации в АЛУ операций для заданных команд и способа реализации операционного автомата.

5. Разработать структуру микропроцессора, реализующего заданное подмножество команд.

6. Разработать структуру центральной части микро ЭВМ на базе спроектированного гипотетического микропроцессора и заданного комплекта БИС.

7. Разработать содержательную микропрограмму выполнения всех команд заданного подмножества для центрального устройства управления микропроцессора.

8. Разработать программу эмуляции выполнения в разработанной микроЭВМ трех заданных команд со всеми вариантами адресации. Предусмотреть режимы пошагового и автоматического исполнения команд с отображением динамики исполнения на структурной схеме микро ЭВМ с детализацией заданных операционных элементов микропроцессора и центральной части.

Исходные данные для проектирования

Исходные данные для проектирования выбираются из таблиц: «Варианты заданий к курсовому проекту» и «Варианты заданий на разработку эмулятора». Номер варианта равен номеру студента по журналу учета посещаемости занятий деканата. Тип комплекта БИС окружения берется из таблицы «Элементная база для курсового проекта» по номеру группы. Выполнение арифметических операций производится над числами, представленными в коде заданном в таблице «Код представления чисел». Расшифровка сокращений в таблице «Варианты заданий к курсовому проекту» и пояснения к ним содержатся в приложениях 1 и 2. В таблице «Варианты заданий на разработку эмулятора» использованы следующие сокращения:

РОН	- регистры общего назначения
АИР	- адресные и индексные регистры
СР+	- сегментные и скрытые сегментные регистры
РБА	- регистры базовых адресов
РС+	- регистры селекторов и скрытые регистры селекторов
IP+РФ	- счетчик команд и регистр флагов
БР	-буферные регистры
БВЭА	-блок вычисления эффективного адреса
БС	- блок сегментации
БСП	- блок страничной переадресации
АЛУ	- арифметико-логическое устройство

Тип комплекта БИС окружения

БИС	Группа
	А	Б	В	Г
Генератор	i8284	i8284	К1810ГФ86	К1810ГФ86
Буферный регистр	i8282	i8283	КР580ИР82	КР580ИР82
Шинный формирователь	i8286	i8287	КР580ВА86	КР580ВА86

Код представления чисел

Группа	Способ кодирования
ПОа	Обратный код
ПОб	Дополнительный код
ПОв	Прямой код
ПОг	Модифицированный обратный код
ИСа	Модифицированный дополнительный код
ИСб	Дополнительный код