Вопрос 21 - Языки описания аппаратуры. Язык ahdl. Структура проекта текстового описания модуля. Алфавит языка. Строчные и блочные комментарии (назначение, синтаксис, применение).

HDL (Hardware Description Language) – язык описания аппаратуры:

VHDL (VHSIC HDL, США) (VHD’87; VHD’93. Обновляется через 5 лет )

VHSIC (Very High Speed Integrated Circuits) высокоскоростные интегральные схемы

Verilog HDL (1989 г. Фирма Gateway > фирма Cadence)

AHDL (Altera HDL, фирма Altera, 1983 г.)

ABEL (Advanced Boolean Expression Language – Расшир. язык логических выражений , фирмы Xilinx, 1983 г. )

AHDL (язык описания аппаратуры фирмы Altera) является высокоуровневым, модульным языком, полностью интегрированным в систему MAX+PLUS II. Он особенно хорошо подходит для проектирования сложной комбинационной логики, шин, конечных автоматов, таблиц истинности и параметрической логики. Вы можете использовать текстовой редактор системы MAX+PLUS II или любой другой для создания текстовых файлов проектов (AHDL Text Design Files (.tdf)). Затем Вы можете откомпилировать TDF файлы для получения выходных файлов, пригодных для последующего моделирования, временного анализа и программирования устройства. Кроме того компилятор системы MAX+PLUS II может создавать текстовые файлы экспортирования (AHDL Text Design Export Files (.tdx)) и текстовые выходные файлы (Text Design Output Files (.tdo)), которые можно сохранить как TDF файлы и повторно использовать в качестве файлов проекта.

Структура текстового описания модуля:

1. Предварительная секция (Title Statement, Include Statement, Constant Statement, Define Statement, Parameters Statement, Function Prototype Statement, Options Statement, Assert Statement)

2. Интерфейсная (Subdesign Section)

3. Секция переменных (Variable Section)

4. Логическая (Logic Section – Begin/End)

Алфавит:

1. Латинские строчные и прописные буквы: A,B,..,Z, a,b,..,z

2. Цифры: 0,1,..,9;

3. Символ подчеркивания «_»;

4. Прямой слеш «/»;

5. Символы «пробел», «табуляция» и «перевод строки»;

6. Ключевые слова; и идентификаторы;

7. Специальные и составные символы;

• Из символов пп.1..4 могут создаваться символические имена переменных в программах.

• Символы п.5 игнорируются компилятором.

• Строчные и прописные буквы не различаются: END, end, End, eNd;

Вопрос 22 - Имена (символические, модуля, вывода) в языке ahdl. Назначение, синтаксис, применение.

1. Символическое имя ( <symbolic name> );

   • внутренние и внешние узлы и группы;

   • константы;

   • конечные автоматы, их состояния и биты состояний;

   • экземпляры примитив и модулей (функций);

   • параметры;

   • сегменты памяти;

   • вычисляемые функции;

   • именованные операторы.

2. Имя модуля ( <subdesign name> , - это имена, которые пользователь определил для файлов проекта более низкого уровня. Имя подпроекта должно совпадать с именем TDF файла);

3. Имя вывода ( <port name>, Имена портов - это символьные имена, идентифицирующие входы или выходы логической функции ).

Имя может быть задано строкой, содержащей до 32 символов алфавита (пп.1..4) в одной из двух форм:

• без кавычек – Unquoted name; ( clock, _data, /OE, -clock, node, 74191 );

• c кавычками – Quoted name; ( ‘clock’, ‘_data’, ‘/OE’, ‘-clock’, ‘node’, ‘74191’ );

Замечание:

• При создании имен модулей в кавычках и без кавычек нельзя использовать знак "/". В других именах применение этого символа допустимо.

• Символ "-", а также ключевые слова нельзя использовать во всех именах без кавычек. В именах с кавычками они допустимы.

• Все имена, за исключением символических имен без кавычек могут состоять только из цифр.

• Компилятор создает вспомогательные файлы, начинающиеся с символа тильда «~».