- •1 Введение
- •2 Основная часть
- •Раздел 1 архитектура и принципы построения эвм
- •Тема 1.1 Основные характеристики эвм
- •Тема 1.2 Общие принципы построения микро эвм
- •1) Протоколы обмена информации
- •2) Протоколы арбитража
- •3) Параллельная и последовательная передачи
- •4) Временная синхронизация процессов в микро эвм.
- •5) Режимы работы микро эвм
- •6) Формирование системной шины микро эвм.
- •Тема 1.3 Классификация средств вт
- •4 Микро эвм (пэвм).
- •Раздел 2. Функциональная и структурная организация эвм
- •Тема 2.1 Внутренняя структура эвм
- •1) Структурная схема эвм. Назначение базовых узлов и их функции.
- •Тема 2.2 Арифметическое логическое устройство (алу)
- •1) Формы представления информации в эвм
- •2) Представление алфавитно-цифровой информации и десятичных чисел
- •1 Классификация алу
- •2 Структура алу
- •Тема 2.3 Центральный процессор (цп)
- •2) Организация работы цп и оп
- •3) Система команд.
- •4) Программы и микропрограммное управления.
- •Тема 2.4 Устройство управления (уу)
- •2) Структурная схема уу
- •3) Способы адресации.
- •1. Прямая адресация.
- •4. Укороченная адресация.
- •4) Принцип организации системы прерываний
- •2. Характеристики системы прерываний
- •6) Маска прерываний
- •5) Прямой доступ к памяти
- •6) Интерфейс системной шины
- •Тема 2.5 Системная память
- •1) Иерархическая организация памяти в эвм.
- •2) Оперативная память
- •5) Основная память
- •6) Виртуальная память
- •1 Основные понятия
- •2 Виртуальная память при страничной организации.
- •3 Виртуальная память при сегментно-страничной организации.
- •7) Постоянная память для хранения bios
- •8) Защита памяти
- •Раздел 3 современные микро эвм
- •Тема 3.1 Технология сверхбыстрых ис и их влияние на архитектуру эвм
- •1) Архитектура эвм Фон-Неймана.
- •2 Раздельное кэширование кода и данных.
- •3 Введение блока предсказания перехода
- •2) Мп и микро эвм
- •3) Структура микро эвм
- •4) Особенности реализации оп в современных микро эвм
- •5) Периферийная организация эвм.
- •6) Мультипроцессорные системы
- •7) Системные ресурсы компьютера
- •Тема 3.2 Многопроцессорные и многомашинные вычислительные системы.
- •1) Общие сведения
- •2) Классификация вс
- •Тема 3.3 Архитектура памяти
- •1) Проблемы короткого машинного слова и архитектурные методы решения этих проблем.
- •2) Архитектура памяти (См. Раздел 2)
- •3) Форматы команд (См. Раздел 3)
- •Тема 3.4 Организация ввода/вывода и системы прерываний
- •1) Пространство ввода/вывода
- •2) Программное управление вводом/выводом
- •3) Ввод/вывод по прерываниям
- •4) Организация пдп
- •Раздел 4. Базовая архитектура 32 разрядных мп на примере i486
- •Тема 4.1 Регистровая структура мп
- •1) Пользовательские регистры мп (16 штук)
- •2) Сегментные регистры
- •3) Указатель команды eip/ip
- •4) Регистр флагов
- •Системные регистры мп i486 (15 штук)
- •1 Регистры pm
- •2 Регистры управления cr0 - cr3
- •3 Регистры отладки dr0 – dr7 – (Debug Registers)
- •4 Регистры проверки tr3-tr5, tr6, tr7.
- •Тема 4.2 Кодирование режимов адресации
- •1) 16 Битная адресация
- •2) 32 Битная адресация – применяется в защищённом режиме
- •Тема 4.3 Управление памятью
- •1 Сегментная организация памяти.
- •1) Общие понятия о сегментации.
- •2) Формат дескриптора сегмента
- •3) Права доступа сегмента ar
- •4) Дескрипторные таблицы
- •5) Селекторы сегментов
- •6) Образование линейного адреса
- •7) Локальная дескрипторная таблица (ldt)
- •8) Особенности сегментации
- •2) Страничная организация памяти
- •1 Структура страниц (лист 7)
- •2 Страничное преобразование адреса.
- •3 Формат элемента таблицы страниц pte
- •Тема 4.4 Защита по привилегиям
- •1) Уровни привилегий
- •2) Определение уровней привилегий
- •3) Привилегированные команды
- •4) Защита доступа к данным
2) Программное управление вводом/выводом
Все ПФУ (медленные и быстрые) имеют программно управляемый обмен, то есть работают по прерываниям. На старых ПК после формирования вектора прерывания и после отсылки inta МП считывает регистр состояния контроллера ПФУ, выставившего запрос. Далее ожидает сигнал готовности данного устройства и затем начинает собственно обмен данными (байтом или словом). В современных ПК применяется программный ввод/вывод с аппаратным контролем потока. Это высокоскоростной обмен, где темп обмена определяет подключённое устройство, а сам обмен контролируется с помощью регистров МП SI, DI. Такой обмен впервые использовали винчестеры IDE, так как у них не было режима ПДП. То есть они применяли инструкции блочных пересылок. В современных IDE винчестерах есть режим ПДП, но блочные пересылки в режиме прерываний используют другие устройства.
3) Ввод/вывод по прерываниям
ПОВТОРИТЬ:
а) понятие о прерываний
б) характеристики системы прерываний
в) процесс обслуживания маскируемого прерывания ввода/вывода
г) Организация приоритета обслуживания ПФУ через систему прерываний
Для обслуживания системы прерываний используется контроллер прерываний I8259A. C 8 входами IRQ0-IRQ7. На новых матках ПКП интегрированы в чипсет контроллера периферии (южный мост). Количество входов 16 (IRQ0-IRQ15) либо 24 (IRQ0-IRQ23). В первом случае (где 16) 2 контроллера включены каскадно, а во втором случае – 3. То есть при наличии 2-х, 3-х микросхем применяется каскадирование контроллеров, где каждая линия использует свой приоритет.
Таблица 5 - Стандартное распределение аппаратных прерываний
IRQ |
Назначение |
Тип адаптера |
00 |
От таймера |
- |
01 |
От клавиатуры |
- |
02 |
Каскадное прерывание |
- |
03 |
COM2-COM4 |
8 или 16 разрядный адаптер |
04 |
COM1,COM3 |
8 или 16 разрядный адаптер |
05 |
LPT2 или звуковая карта |
8 или 16 разрядный адаптер |
06 |
Контроллер флоппи |
8 или 16 разрядный адаптер |
07 |
LPT1 |
8 или 16 разрядный адаптер |
08 |
Текущее время |
- |
09 |
Сетевая карта |
8 или 16 разрядный адаптер |
10 |
Свободен |
|
11 |
SCSI адаптер или свободен |
16 или 32 разрядный адаптер |
12 |
Порт мыши PS/2 или свободен |
16 или 32 разрядный адаптер |
13 |
Сопроцессор |
- |
14 |
Первичный контроллер винчестера IDE |
16 или 32 разрядный адаптер |
15 |
Вторичный контроллер винчестера IDE или CD |
16 или 32 разрядный адаптер |
Схема подключения 2 микросхем КП
Рисунок 28 - Схема подключения 2 микросхем КП
Каскадное включение контроллеров происходит через входы IRQ2 первого контроллера. Каждая линия IRQ0-IRQ15 используют свой приоритет. IRQ0 – наивысший. Линии IRQ8-IRQ15 имеют приоритет ниже, чем IRQ1, но выше, чем IRQ3. Каждой линии IRQ соответствует вектор прерывания, который указывает начальный адрес прерывающей программы в ROM BIOS.
д) Внутренние прерывания
Внутреннее прерывание МП генерируются при возникновении ошибок в процессе выполнения текущей программы. Они неожиданны, под них фирма Intel зарезервировала первые 32 вектора таблицы прерываний в PM и RM. Это немаскируемые прерывания, которые обрабатываются микропроцессором независимо от состояния флагов PSW. Это прерывание приходит на МП по линии NMI от логики немаскируемых прерываний NMI Logic. А если МП поддерживает режим системного управления, то и на вход МП SMI.
1 NMI
Сигнал для генерации этого сигнала приходит на NMI Logic:
- От схем контроля паритета памяти PCK
- Ошибки ввода/вывода IoChk шины EISA
- Ошибки по шине PCI SERR
- В IBM PC XT ошибка от сопроцессора MPU
Если во время обработки немаскируемого прерывания снова установился NMI, то вложенного прерывания не будет до тех пор, пока не исполнится первая обрабатывающая программа, то есть пока не исполнится инструкция iret после первого NMI.
2 SMI
System Management Interrupt
Оно возникает от схем контроля чипсета, участвующего в управлении энергопотреблением. SMI имеет наивысший приоритет и обслуживается абсолютно по-другому. Здесь МП переходит в режим системного управления SMM System Management Mode, сохраняя свой контекст (почти все регистры) в специальной памяти SMRAM. Это выделенная ОС область физической памяти. После этого МП переходит к выполнению обработчика SMI, который расположен в той же области SMRAM. При входе в SMM запрещаются аппаратные прерывания (маскируемые и немаскируемые – INT & NMI) и блокируется вся физическая ОП кроме SMRAM. После обработки SMI МП восстанавливает свой контекст из SMRAM и возвращается в обычный режим, в обычное адресное пространство.
е) Программные прерывания
Если аппаратные прерывания (маскируемые и немаскируемые) вызываются электрическими сигналами на входах МП (INT, NMI, SMI), то программные прерывания выполняются по команде Int xxh. Программные прерывания прерываниями как таковыми не являются. Это лишь своеобразный способ вызова процедур обслуживания прерываний. Каждому номеру программного прерывания от 0 до 255 соответствует вектор прерывания в таблице прерываний реального режима работы или элемент в таблице дескрипторов прерываний в защищённом режиме работы. Первые 5 типов прерываний определены явно, остальные отведены для команд прерываний или внешних прерываний по IRQ.