![](/user_photo/2706_HbeT2.jpg)
- •Часть II
- •Общие сведения…………………………………………………………. 46
- •Общие сведения………………………………………………………… 51
- •Общие сведения……………………………………………………………. 80
- •Основные сокращения
- •1. Обратные связи в аэу
- •1.1. Основные понятия
- •1.2. Влияние ос на передаточные свойства устройства
- •1.3. Влияние обратной связи на входное и выходное сопротивления
- •1.4. Влияние обратной связи на стабильность коэффициента передачи
- •1.5. Влияние обратной связи на амплитудно-частотную, фазочастотную и переходную характеристики
- •1.6. Влияние обратной связи на внутренние помехи
- •1.7. Влияние обратной связи на нелинейные искажения
- •1.7. Устойчивость устройств с обратной связью
- •2. Режимы работы и цепи питания усилительных элементов
- •2.1. Режимы работы усилительных элементов
- •2.1.1. Режим а
- •2.1.2. Режим в
- •2.1.3. Режим с
- •2.1.4. Режим d
- •2.2. Температурная нестабильность режима биполярного транзистора
- •2.3. Температурная нестабильность режима полевого транзистора
- •2.4. Методы стабилизации
- •2.5. Обобщенная схема задания и стабилизации рабочей точки
- •2.6. Схема эмиттерной стабилизации
- •2.7. Схема коллекторной стабилизации
- •2.8 Цепи питания полевых транзисторов
- •2.8.1. Цепи питания с фиксацией напряжения на затворе
- •2.8.2. Схемы истоковой стабилизации
- •2.9. Генераторы стабильного тока
- •3. Каскады предварительного усиления
- •3.1. Особенности каскадов предварительного усиления
- •3.2. Резисторный каскад на биполярном транзисторе
- •3.2.1. Принципиальная и эквивалентная схемы
- •3.2.2. Область средних частот
- •3.2.3. Область нижних частот и больших времен
- •3.2.4. Область верхних частот и малых времен
- •3.3. Коррекция амплитудно – частотных и переходных характеристик
- •3.3.1. Общие сведения
- •3.3.2. Схема эмиттерной высокочастотной коррекции
- •3.3.3. Схема индуктивной высокочастотной коррекции
- •3.3.4. Схема низкочастотной коррекции
- •3.4. Дифференциальный каскад
- •3.4.1. Общие сведения
- •3.4.2. Принцип действия
- •3.4.3. Параметры дифференциального каскада
- •3.5. Усилительные каскады на составных транзисторах
- •3.5.1. Общие сведения
- •3.5.2. Резисторный каскад на составном транзисторе
- •3.6. Усилительные каскады с динамическими нагрузками
- •4. Устойчивость операционных усилителей
- •4.1. Устойчивость многокаскадного усилителя постоянного тока
- •4.2. Условия устойчивости операционных усилителей
- •4.3. Коррекция ачх операционных усилителей
- •4.4. Косвенные признаки относительной устойчивости
- •4.5. Влияние емкости нагрузки и входной емкости на устойчивость оу
- •4.6. Частотная коррекция в цепи ос
- •5. Обработка аналоговых сигналов операционными усилителями
- •5.1. Инвертирующий усилитель
- •5.2. Неинвертирующий усилитель
- •5.3. Суммирующий усилитель
- •5 .4. Дифференциальный усилитель
- •5 .5. Интегратор
- •5.5. Дифференциатор
- •5.7. Логарифмирующие и антилогарифмирующие усилители
- •6. Перемножители напряжений
- •Общие сведения
- •6.2. Перемножители с переменной крутизной
- •6.3. Интегральные перемножители и их параметры
- •Особенности применения интегральных перемножителей
- •7. Компараторы напряжения
- •7.1. Назначение, параметры
- •7.2. Особенности применения полупроводниковых компараторов
- •7.3. Специализированные компараторы на операционных усилителях
- •Однопороговые компараторы
- •Регенераторные компараторы
- •Двухпороговые компараторы
- •8. Литература
5 .4. Дифференциальный усилитель
Дифференциальный усилитель (ДУ) предназначен для усиления разности двух входных напряжений (рис. 5.9).
Стабилизация коэффициентов усиления ДУ так же, как и для инвертирующего и неинвертирующего усилителей осуществляется с помощью ООС. Выходное напряжение
(5.13)
Если
,
(5.14)
,
(5.15)
т.е. выходное напряжение ДУ пропорционально разности входных напряжений.
В
нутренние
сопротивления источников сигналов RС1
и RС2
включается
последовательно с R1
и R3
и влияет
на коэффициент усиления этих сигналов.
Если
RС1
= RС2,
то для соблюдения условия (5.14) целесообразно
принять
и
.
В этом случае наличие не равных нулю
RС1
и RС2
повлияют
на коэффициент
усиления
дифференциального сигнала, но не будет
нарушено условие “дифференциальности”
усилителя,
т.е. коэффициент передачи синфазного
сигнала будет оставаться близким к
нулю.
К недостаткам схемы на рис. 5.9 следует отнести низкие входные сопротивления и трудность регулировки коэффициента усиления. Регулировка возможна только путём одновременного изменения сопротивления двух резисторов (например, R2 и R4). В противном случае будет нарушаться равенство (5.15). Можно спроектировать несколько усложнённую схему, где регулировка коэффициента усиления возможна с помощью одного переменного резистора (рис. 5.10).
Если
,
и
,
то
,
(5.20)
т.е.
регулировку усиления можно производить
одним переменным резистором R7.
Выходная статическая погрешность при
и
для схемы рис. 5.9 определяется выражением
(5.5).
5 .5. Интегратор
Интегратор – это устройство, у которого выходной сигнал пропорционален интегралу (по времени) от входного сигнала.
Процедура интегрирования в операторной форме имеет вид
.
(5.21)
Если
,
а
,
то из (5.21) следует, что
.
(5.22)
Если в качестве интегратора использовать RC-цепь (рис. 5.11), то для неё
,
(5.23)
где
- постоянная времени цепи.
Сравнивая (5.22) и (5.23) приходим к выводу, что: пассивный интегратор ведёт себя как и идеальный интегратор, только при большой постоянной времени .
Однако получение большой постоянной требует применения высокоомного резистора и конденсатора большой ёмкости. Однако резисторы с большим сопротивлением имеют большие разбросы, значительную паразитную ёмкость и высокий уровень шумов. Конденсаторы большой ёмкости очень громоздки, имеют плохие частотные характеристики, большой разброс ёмкостей и значительные паразитные утечки. Кроме того, чем выше , тем меньше коэффициент передачи интегратора (RC-цепи) на высокой частоте.
Поэтому предпочтение отдают активным интеграторам на базе ОУ (рис. 5.12).
Из (5.2) следует, что при идеальном ОУ
,
(5.24)
где
.
(5.25)
Таким образом, если пассивная RC-цепь ведёт себя как интегратор, только при большой постоянной времени , то активный интегратор на базе идеального ОУ интегрирует при любой .
При учёте конечных значений коэффициента усиления ОУ Кд и его входного сопротивления RВХ
. (5.26)
Если RВХ>>R1 и Кд>>1 (что имеет место в реальных схемах), то
,
(5.27)
т.е. реальный активный интегратор ведёт себя как инерционное звено первого порядка (как пассивная RC-цепь (5.23)), но имеет усиление Кд и эквивалентную постоянную времени
.
(5.28)
Рассмотрим работу интегратора во временной области. Выходное напряжение интегратора
,
(5.29)
где А – коэффициент пропорциональности с размерностью обратной времени.
Переходная характеристика (ПХ) интегратора (реакция на ступенчатое напряжение u1(t) = 1(t)U1), будет являться линейной функцией времени
.
(5.30)
ПХ реального активного интегратора (оригинал функции (5.27))
,
(5.31)
где
t
– время интегрирования. Если
,
то
.
(5.32)
Таким образом, реальный активный интегратор по своим свойствам будет мало отличаться от идеального, если
t/э << 1 или t/ << Kд. (5.33)
Для пассивного интегратора это условие запишется как
.
(5.34)
Наличие генераторов статических ошибок IВХ1, IВХ2, UСМ приводят к дополнительным погрешностям интегратора.
Входная статическая погрешность (ВСП) интегратора
(5.35)
приводит к накоплению на конденсаторе С конечного напряжения (конденсатор подзаряжается UСМ и IВХ1), это напряжение вносит в результат интегрирования некоторую ошибку.
Ошибку, связанную с входным током IВХ1, можно уменьшить с помощью симметрирующего резистора RСМ (рис. 5.12), тогда
.
(5.36)
Ошибку,
вызываемую напряжением UСМ,
можно уменьшить, используя ОУ с низким
UСМ,
а также подключая параллельно конденсатору
ключ (например, в схеме на рис. 5.12 в
качестве ключа используется МДП-транзистор).
До подачи сигнала ключ замкнут (режим
«сброс») и происходит разряд конденсатора.
Непосредственно перед подачей сигнала
ключ размыкается, подаётся сигнал и
протекает процесс интегрирования. В
процессе интегрирования за счёт
напряжения смещения UСМ
и входного тока IВХ1
появляется ошибка интегрирования.
Действительно, до подачи сигнала на
выходе интегратора имелось напряжение,
выражение для которого можно получить
из (5.4) при R2
= 0, т.е.
.
При размыкании ключа и подачи сигнала
u1(t),
через конденсатор потечёт зарядный ток
.
После истечения времени t0 на выходе интегратора появится напряжение
.
(5.37)
Первые
два члена в (5.37) образуют выходную
статическую погрешность (выходной
сдвиг) интегратора, причём основной
вклад даёт второй член, который линейно
растёт от времени, достигая максимального
значения
.
Отношение t0/
часто
трактуют как эквивалентный коэффициент
усиления интегратора. Ошибка интегрирования
за счёт выходного сдвига особенно
существенна при интегрировании медленно
изменяющегося сигнала или когда
интегрирование ведётся на большем
интервале времени. В этом случае
необходимо использовать высококачественные
ОУ с малыми значениями UСМ
и IВХ1.
Если ОУ без ОС эквивалентен инерционному звену первого порядка с постоянной времени у, т.е.
,
(5.38)
то при Кд>>1, >>RВЫХС и Kд У ПХ интегратора будет иметь вид
.
(5.39)
Первый
член (5.39) есть ПХ интегратора с
безинерционным ОУ (5.31). Наибольшее
отличие (5.31) и (5.39) имеет место в начальный
момент времени при
,
т.к. из-за своей инерционности ОУ не
успевает отработать входной сигнал и
часть этого сигнала через резистор R1
и конденсатор С
проходит на выход (рис.5.13). Затем
срабатывает ОУ и выходное напряжение
меняется почти линейно, но с отставанием
tЗ.
Для коррекции такого запаздывания можно
последовательно с конденсатором С
включить дополнительное сопротивление
. (5.40)
Однако, как правило, эту задержку не корректируют в виду её малости.
Функциональные возможности базовой схемы интегратора (рис. 5.12) можно существенно расширить, изменив цепь ОС (табл. 5.1). В первой схеме таблицы дополнительно к интегрированию входного сигнала осуществляется суммирование результата интегрирования с входным сигналом, умноженным на отношение R2/R1. Во второй схеме показано, как проинтегрировать разность двух напряжений.
Если в этой схеме заменить резисторы генераторами токов, то на выходе получиться результат интегрирования разности токов. Способ получения двойного интеграла от входного аналогового сигнала демонстрирует последняя схема.
Таблица 5.1. Основные схемы интеграторов
Схема |
Выполняемая функция |
Интегратор с суммированием
|
|
Интегратор с разностью
|
|
Двойной интегратор
|
|