Три типа функциональной структуры коммутаторов

Наиболее часто используют три типа функциональной структуры коммутаторов:

• с коммутационной матрицей

• с общей шиной

• с разделяемой многовходовой памятью.

Первый тип очень хорош: работает быстро, но число портов в таких коммутаторах ограничено, т.к. сложность коммутационной матрицы растет пропорционально квадрату числа портов. Основной недостаток такой технологии (коммутации физических каналов) - невозможность буферизовать данные внутри самой коммутационной матрицы. Хотя в порту буферная память есть, с ее помощью коммутатор борется с коллизией выходного порта ("занято"). По мнению производителей лучший эффект дает буферизация на входном порту.

Большая буферная память может приводить к задержке передачи (так как требуется время на неоднократное переписывание пакета с одного места на другое), что противоречит основному назначению коммутаторов.

порт 1
порт 2
порт 3
	порт 1		порт 2		порт 3

В коммутаторах с общей шиной используется высокоскоростная шина, предназначенная для связи процессоров портов. Связь осуществляется в режиме разделения времени. Шина здесь играет пассивную роль, активным является процессор порта. Чтобы шина не была узким местом, требуется чтобы ее скорость была в несколько раз скорости поступления данных в порты. Шина тоже не осуществляет внутреннюю буферизацию.

В коммутаторах с разделяемой многовходовой памятью входные блоки процессоров портов соединяются через переключатели входа с разделяемой памятью, а выходные блоки этих же процессоров соединяются с памятью через переключатели выхода. Переключениями входа и выхода разделяемой памяти заведует блок управления портами. Этот блок организует в разделяемой памяти несколько очередей - по одной для каждого выходного порта. Входные блоки процессоров передают блоку управления запросы на запись данных в очередь того порта, который соответствует адресу назначения пакета. Блок управления портами по очереди подключает вход памяти к одному из входных блоков процессоров, и тот переписывает часть данных в очередь определенного выходного порта. По мере заполнения очередей блок управления производит поочередное подключение выхода разделяемой многовходовой памяти к выходным портам и данные из очереди переписываются в выходной буфер процессора.

Лллл

			Входные порты (буфер + процессор)			Разделяемая многовходовая память		Выходные порты (процессор)
	пакет		1			###		1
			2			######		2
			3			#		3
			4			#############		4
			БЛОК УПРАВЛЕНИЯ

Каждая из описанных архитектур имеет свои преимущества и недостатки, поэтому в функционально сложных коммутаторах производители комбинируют их.