Лабораторна робота № 7 Дослідження лічильників на основі іс універсальних d та jk тригерів ттл (ттлш) серій.

Мета роботи: вивчення принципів побудови та практичне засвоєння роботи двійкових лічильників на основі універсальних D та JK тригерів ІС ТТЛ (ТТЛШ).

Вимоги до підготовки студентів.

Перед початком виконання лабораторної роботи студент повинен знати:

• роботу стенду;

• принципи роботи D та JK тригерів;

• принципи побудови лічильників на основі D та JK тригерів;

• монтажні схеми лічильників, що досліджуються в лабораторній роботі.

Студент допускається до лабораторної роботи тільки за умови виконання ним усіх вище перелічених вимог та відповідної підготовки оформлення звіту.

Загальні відомості.

Лічильником називають послідовнісний цифровий пристрій, призначений для підрахунку та запам’ятовування числа імпульсів, поданих на його лічильний вхід. За характером зміни станів лічильника лічильними імпульсами розрізняють сумуючі, віднімаючі та реверсивні лічильники. За характером організації переносів між розрядами їх можна поділити на лічильники з послідовним, наскрізним, паралельним і комбінованим переносом. Лічильники з послідовним і наскрізним переносом називають асинхронними, а з паралельним переносом – синхронними. Як правило, лічильник містить один або декілька ідентичних розрядів, побудованих на основі тригерів.

Основним параметром лічильника є коефіцієнт перерахунку, який являє собою максимальну кількість одиночних імпульсів, яка може бути підрахована лічильником. Лічильник, який має n двійкових розрядів, може знаходитись в станах 0, 1, ... , 2ⁿ-1. При надходженні на вхід сумуючого лічильника 2ⁿ-го імпульса він переходить з стану 2ⁿ-1 в стан 0. Таким чином n-розрядний лічильник має коефіцієнт перерахунку 2ⁿ.

В асинхронних лічильниках відсутня загальна для всіх розрядів синхронізація і перехід в нові стани відбувається послідовно розряд за розрядом, починаючи з вхідного, на який надходять лічильні імпульси. Таким чином асинхронний (послідовний) лічильник можна виконати у вигляді послідовності тригерів, включених в лічильному режимі, для кожного з яких лічильний імпульс формується тригером сусіднього молодшого розряду. Основна перевага асинхронних лічильників – це мінімальні витрати мікросхем і мінімум електричних зв’язків, що спрощує трасування ліній зв’язку та підвищує завадостійкість, основні недоліки – це низька швидкодія та наявність хибних станів на виході за рахунок неодночасного переключення тригерів лічильника.

До синхронних (паралельних) лічильників відносяться лічильникі, в яких переключення розрядів відбувається одночасно, незалежно від віддаленості розряду від лічильного входу. Це досягається подаванням на всі тригери синхронізуючих імпульсів, які додатнім або від’ємним перепадом викликають переключення тригерів у відповідності із логікою роботи лічильника. Завдяки такій синхронізації досягається мінімальний час встановлення лічильника, який не перевищує час встановлення одного тригера, чим забезпечується максимальна частота зміни станів лічильника.

Якщо включити D-тригери в лічильному режимі і з’єднати іх послідовно (C-вхід наступного тригера підключається до -виходу попереднього), буде отриманий асинхронний сумуючий лічильник. Побудова синхронних лічильників на основі D-тригерів вимагає відносно великих апаратних витрат для здійснення керування тригерами.

Асинхронний сумуючий лічильник на JK-тригерах будується аналогічно асинхронному сумуючому лічильнику на D-тригерах за винятком того, що до C-входу наступного тригера підключається Q-вихід попереднього, оскільки JK-тригери спрацьовують за від’ємним фронтом. Синхронний лічильник на основі JK-тригерів реалізується значно простіше ніж на D-тригерах.

В лабораторній роботі досліджуються схеми двохрозрядних лічильників, побудованих на базі D-тригерів ТМ2 та JK-тригерів ТВ9.

На рис.7.1(а) наведено монтажну схему двохрозрядного асинхронного сумуючого лічильника на мікросхемі ТМ2 з коефіцієнтом перерахунку 4, а на рис.7.1(б) – часова діаграма його вхідних та вихідних сигналів.

Рис.7.1. Монтажна схема подільника на 4 на основі мікросхеми ТМ2 (а) і часові діаграми вхідних та вихідних сигналів (б).

Обидва тригери в схемі включені в лічильному режимі, причому -вихід тригера 1 підключений до C-входу тригера 2. Отже тригер 1 переключається по додатньому перепаду вхідного імпульсу (8kHz), а тригер 2 – по від’ємному перепаду імпульсів на Q-виході тригера 1 (по додатньому перепаду на його -виході). Вхід лічильника та два його виходи виведені на осцилоскоп через 8-канальний комутатор (1K, 2K, 3K).

На рис.7.2(а) наведено монтажну схему двохрозрядного асинхронного сумуючого лічильника на мікросхемі ТМ2 з коефіцієнтом перерахунку 3, а на рис.7.2(б) – часова діаграма його вхідних та вихідних сигналів. Ця схема подібна до попередньої за виключенням того, що вона містить елемент логіки І-НІ мікросхеми ЛА4 D2. Цей елемент формує сигнал скидання лічильника (по входах ) кожний раз, коли лічильник досягне стану 3 (Q1=Q2=1). Як тільки на входах тригерів з’явиться лог.0, лічильник перейде в стан 0. Як видно з часової діаграми, на виході Q тригера 1 з’являється короткий імпульс, тривалість якого визначається швидкодією елементу логіки та часом скидання тригера.

Рис.7.2. Монтажна схема подільника на 3 на основі мікросхеми ТМ2 (а) і часові діаграми вхідних та вихідних сигналів (б).

Для того, щоби побудувати двохрозрядний синхронний сумуючий лічильник на базі JK-тригерів ТВ9 з коефіцієнтом перерахунку 4, необхідно розглянути таблицю його станів, наведену в табл.7.1:

В таблиці наведені значення входів J і K тригерів лічильника, які потрібно сформувати в залежності від станів їх виходів Q і . Якщо тригер знаходиться в стані 0 і його значення в наступному такті повинно залишитися 0, він може бути включений в режимі “запису 0” (J=0, K=1) або в режимі “зберігання” (J=0, K=0), якщо ж він повинен переключитися в 1 – в режимі “запису 1” (J=1, K=0) або в режимі “переключення” (J=1, K=1). Якщо тригер знаходиться в стані 1 і його значення в наступному такті повинно залишитися 1, він може бути включений в режимі “запису 1” (J=1, K=0) або в режимі “зберігання” (J=0, K=0), якщо ж він повинен переключитися в 0 – в режимі “запису 0” (J=0, K=1) або в режимі “переключення” (J=1, K=1). Після мінімізації функцій входів J і K тригерів лічильника з таблиці станів, буду отримані наступні залежності:

Таблиця 7.1

Стан	Q2		Q1		J2	K2	J1	K1
0	0	1	0	1	0	x	1	x
1	0	1	1	0	1	x	x	1
2	1	0	0	1	x	0	1	x
3	1	0	1	0	x	1	x	1

На рис.7.3(а) наведено монтажну схему двохрозрядного синхронного сумуючого лічильника з коефіцієнтом перерахунку 4 на базі мікросхеми ТВ9. Недоліком цієї схеми є те, що при тривалому від’ємному фронті сигналу на C-входах тригери лічильника можуть встигнути переключитися двічі. Для усунення цього ефекту в монтажну схему на рис.7.3(б) доданий інвертор (елемент мікросхеми ЛА4 D2), який вносить додаткову затримку в коло формування сигналів J2 і K2. Для збереження логіки роботи схеми його вхід підключений до інверсного виходу тригеру 1 (а не до Q, як в схемі на рис.7.5(а)). Вхід лічильника C та виходи Q1 і Q2 виведені на осцилоскоп через 8-канальний комутатор стенду (1K, 2K та 3K). На рис.7.3(в) наведено часові діаграми вхідних та вихідних сигналів цього лічильника. Як видно з часових діаграм, стани лічильника змінюються одночасно по від’ємному перепаду вхідних імпульсів.

Рис.7.3. Монтажні схеми подільника на 4 на основі мікросхеми ТВ9 (а),(б) і часові діаграми вхідних та вихідних сигналів (в).

В табл.7.2 наведено таблицю станів для побудови лічильника, аналогічного попередньому, але з коефіцієнтом перерахунку 3:

Таблиця 7.2

Стан	Q2		Q1		J2	K2	J1	K1
0	0	1	0	1	0	x	1	x
1	0	1	1	0	1	x	x	1
2	1	0	0	1	x	1	0	x
3	1	0	1	0	x	1	x	1

За таблицею станів можна записати функцій входів J і K тригерів лічильника:

На рис.7.4(а) наведено монтажну схему двохрозрядного синхронного сумуючого лічильника з коефіцієнтом перерахунку 3 на базі мікросхеми ТВ9, побудованого за отриманими співвідношеннями сигналів J і K входів тригерів, а на рис.7.4(б) – та сама монтажна схема з додатковими інверторами D2 для створення затримок в колах формування цих сигналів. На рис.7.4(в) наведено часові діаграми вхідних та вихідних сигналів цього лічильника. З часових діаграм видно, що в лічильника відсутні хибні стани і зміна його виходів відбувається одночасно за від’ємним перепадом вхідного імпульса.

Рис.7.4. Монтажні схеми подільника на 3 на основі мікросхеми ТВ9 (а),(б) і часові діаграми вхідних та вихідних сигналів (в).

Порядок виконання лабораторної роботи.

1. Увімкнути живлення осцилоскопа та стенда.

2. Скласти на стенді монтажну схему двохрозрядного асинхронного сумуючого лічильника з коефіцієнтом перерахунку 4 на мікросхемі ТМ2 (рис.7.1(а)).

3. Спостерігати на екрані осцилоскопа часові діаграми вхідних та вихідних сигналів лічильника, порівняти їх із рис.7.1(б).

4. Скласти на стенді монтажну схему двохрозрядного асинхронного сумуючого лічильника з коефіцієнтом перерахунку 3 на мікросхемах ТМ2 і ЛА4 (рис.7.2(а)).

5. Спостерігати на екрані осцилоскопа часові діаграми вхідних та вихідних сигналів лічильника, порівняти їх із рис.7.2(б).

6. Скласти на стенді монтажну схему двохрозрядного синхронного сумуючого лічильника з коефіцієнтом перерахунку 4 на мікросхемі ТВ9 і ЛА4 (рис.7.3(б)).

7. Спостерігати на екрані осцилоскопа часові діаграми вхідних та вихідних сигналів лічильника, порівняти їх із рис.7.3(в).

8. Скласти на стенді монтажну схему двохрозрядного синхронного сумуючого лічильника з коефіцієнтом перерахунку 3 на мікросхемі ТВ9 і ЛА4 (рис.7.4(б)).

9. Спостерігати на екрані осцилоскопа часові діаграми вхідних та вихідних сигналів лічильника, порівняти їх із рис.7.4(в).

10. Вимкнути живлення осцилоскопа та стенда.

Зміст звіту.

1. Умовні графічні позначення мікросхем тригерів ТМ2 та ТВ9, а також їх основні технічні характеристики.

2. Монтажні схеми асинхронних (на ТМ2) і синхронних (на ТВ9) лічильників з коефіцієнтами перерахунку 4 і 3.

3. Часові діаграми вхідних та вихідних сигналів.

4. Висновки.

Контрольні питання.

1. Правила включення D і JK тригерів в лічильному режимі.

2. Класифікація лічильників.

3. Принципові схеми асинхронних лічильників на мікросхемі ТМ2 та синхронних лічильників на мікросхемі ТВ9.

4. Робота стенду.