Лабораторна робота № 3 Дослідження іс ттл (ттлш) груп ле і лп.

Мета роботи: вивчення та практичне засвоєння інтегральних мікросхем ТТЛ (ТТЛШ) ЛЕ1, ЛЕ4 та ЛП5, контролювання їх роботи за допомогою стенда та осцилоскопа.

Вимоги до підготовки студентів.

Перед початком виконання лабораторної роботи студент повинен знати:

• роботу стенду;

• принципи роботи мікросхем, що досліджуються, та їх основні параметри;

• монтажні схеми включення мікросхем, що досліджуються.

Студент допускається до лабораторної роботи тільки за умови виконання ним усіх вище перелічених вимог та відповідної підготовки оформлення звіту.

Загальні відомості.

На рис.3.1 наведено принципову схему елемента логіки 2ЧИ-НІ мікросхеми ЛЕ1 серії К155. Робота схеми аналогічна ЛР1 за виключенням того, що на вході використовуються одноемітерні транзистори VT1, VT2. Функція ЧИ реалізується включеними паралельно транзисторами VT3 і VT4. Якщо хоча би один з них відкритий, через резистори R3, R4 та транзистор VT5 протікає струм, який створює для транзистора VT6 закриваючий, а для VT7 – відкриваючий потенціал на базі, і на виході елемента встановлюється лог.0. Якщо ж VT3 і VT4 одночасно закриті, на виході встановлюється рівень лог.1.

Логічні елементи мікросхеми ЛП5 виконують функцію сумування за модулем 2:

.

Як видно з виразу, ця функція будується на основі більш простих з точки зору фізичної реалізації функцій (кон’юнкції, диз’юнкції, інверсії). На рис.3.2 наведена функціональна схема одного з варіантів такої побудови, що описується виразом:

На рис.3.3 наведені умовні графічні позначення мікросхем, а в табл.3.1 – основні параметри цих мікросхем різних серій ТТЛ і ТТЛШ – середня споживана потужність (P_сер) та середня затримка (t_сер).

Таблиця 3.1

Позн. ІС	К155		К555		КР1533		КР531
	Pсер, мВт	tсер, нс	Pсер, мВт	tсер, нс	Pсер, мВт	tсер, нс	Pсер, мВт	tсер, нс
ЛЕ1	135	19	34	20	16	11	190	6
ЛЕ4	130	13	33	15	-	-	-	-
ЛП5	250	33	55	23	30	13	190	10

Рис.3.1. Принципова схема логічного елементу ІС ЛЕ1 серії К155.

Рис.3.2. Функціональна схема логічного елементу ІС ЛП5.

Рис.3.3. Умовні графічні позначення мікросхем ЛЕ1, ЛЕ4 та ЛП5.

В лабораторній роботі досліджуються мікросхеми ЛЕ1 та ЛП5. В табл.3.2 наведено таблиці істинності елементів логіки цих мікросхем:

Таблиця 3.2

X1	X2	ЛЕ1	ЛП5
0	0	1	0
0	1	0	1
1	0	0	1
1	1	0	0

Рис.3.4. Монтажна схема включення елементів мікросхем ЛЕ1 та ЛП5 для дослідження в динамічному режимі (а) і часові діаграми вхідних та вихідних сигналів (б).

Монтажну схему включення елементів логіки мікросхем ЛЕ1 та ЛП5 для дослідження в динамічному режимі наведено на рис.3.4(а), а часові діаграми вхідних та вихідних сигналів – на рис.3.4(б).

На входи елементів логіки D1 ЛЕ1 та D2 ЛП5 подаються сигнали з виходів подільника частоти стенду (F/2, F/4), на вхід якого (F) подаються прямокутні імпульси (меандр) з частотою 8 кГц (8kHz). Крім того, сигнали з входів та з виходів елементів подаються на входи 8-канального комутатора (1K…5K). Вихід комутатора (Out) підключається до першого каналу осцилоскопа (Osc1). Синхронізація осцилоскопа (Sync) здійснюється по сигналу F/8.

На основі мікросхем ЛЕ1 та ЛП5 можна побудувати однорозрядний повний суматор, умовне графічне позначення якого наведене на рис.3.5. Цей суматор має два однорозрядних входи A і B та вхід переносу C, і два виходи – сума S та перенос P. Функції суми та переносу надані в таблиці істинності суматора табл.3.3.

Рис.3.5. Однорозрядний суматор.

Таблиця 3.3

C	A	B	P	S
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

При побудові схеми суматора на мікросхемах ЛЕ1 та ЛП5 необхідно виходити з того, що в наявності є лише 4 елементи 2ЧИ-НІ та 4 елементи 2-входових суматора за модулем 2. Отже, реалізація функцій суми та переносу буде мати вигляд

Монтажну схему однорозрядного суматора, побудованого у відповідності з отриманими співвідношеннями, і включеного в статичному режимі, наведено на рис.3.6. Схема містить дві мікросхеми – ЛЕ1 D1 та ЛП5 D2. Входи схеми підключені до регістра бітів стенду (RB1, RB2, RB3), а виходи – до індикатора бітів (IB1, IB2).

Рис.3.6. Монтажна схема включення однорозрядного суматора для дослідження в статичному режимі.

На рис.3.7(а) наведено монтажну схему включення суматора для дослідження в динамічному режимі, а на рис.3.7(б) – часові діаграми вхідних та вихідних сигналів. На входи суматора подаються сигнали з виходів подільника частоти стенду (F/2, F/4, F/8), на вхід якого (F) подаються прямокутні імпульси (меандр) з частотою 8 кГц (8kHz). Сигнали з входів та з виходів елементів схеми подаються на входи 8-канального комутатора (1K…6K). Вихід комутатора (Out) підключений до першого каналу осцилоскопа (Osc1). Синхронізація осцилоскопа (Sync) здійснюється по сигналу F/8.

Рис.3.7. Монтажна схема включення однорозрядного суматора в динамічному режимі (а) і часові діаграми вхідних та вихідних сигналів (б).

Порядок виконання лабораторної роботи.

1. Увімкнути живлення осцилоскопа та стенда.

2. Скласти на стенді монтажну схему включення елементів логіки ЛЕ1 та ЛП5 для дослідження в динамічному режимі (рис.3.4(а)).

3. Спостерігати на екрані осцилоскопа часові діаграми вхідних та вихідних сигналів елементів логіки, порівняти їх із рис.3.4(б).

4. Скласти на стенді монтажну схему включення однорозрядного суматора для дослідження в статичному режимі (рис.3.6).

5. Змінюючи стани входів суматора за допомогою розрядів регістра бітів, спостерігати на індикаторі бітів відповідність вихідних станів схеми таблиці істинності (табл.3.3).

6. Скласти на стенді монтажну схему включення однорозрядного суматора для дослідження в динамічному режимі (рис.3.7(а)).

7. Спостерігати на екрані осцилоскопа часові діаграми вхідних та вихідних сигналів, порівняти їх із рис.3.7(б).

8. Повторити п.6 та п.7 з урахуванням індивідуального завдання (табл.3.4).

9. Вимкнути живлення осцилоскопа і стенда.

Зміст звіту.

1. Принципові схеми елементів логіки мікросхем ЛЕ1 та ЛП5.

2. Умовні графічні позначення досліджуваних мікросхем та їх основні технічні характеристики.

3. Таблиці істинності елементів логіки.

4. Монтажні схеми включення на лабораторному стенді.

5. Часові діаграми вхідних та вихідних сигналів.

6. Висновки.

Контрольні питання.

1. Функціональний склад мікросхем груп ЛЕ і ЛП.

2. Принципи дії елементів логіки мікросхем ЛЕ1 та ЛП5.

3. Побудова однорозрядного суматора на мікросхемах ЛЕ1 та ЛП5.

4. Робота стенду.

Індивідуальні завдання.

Варіанти індивідуальних завдань наведені в таблиці 3.4. Номер варіанта визначається порядковим номером студента в журналі обліку відвідування групи (підгрупи).

Таблиця 3.4

Варіант	2K	3K	4K	Варіант	2K	3K	4K
1	F	F/2	F/4	9	F/2	F/8	F/16
2	F	F/2	F/8	10	F/4	F/8	F/16
3	F	F/2	F/16	11	F/4	F/16	F/2
4	F	F/4	F/8	12	F/16	F/2	F/8
5	F	F/4	F/16	13	F/2	F/8	F/4
6	F	F/8	F/16	14	F/8	F/4	F
7	F/2	F/4	F/8	15	F/16	F	F/4
8	F/2	F/4	F/16	16	F/4	F/2	F/16