- •Тема 1: Техника первичных измерительных преобразователей (датчиков).
- •Техника первичных преобразователей
- •Тема:2 Характеристики функциональных звенеьев измерительного канала
- •Цифровые преобразователи
- •Преобразователи кода в напряжение – пкн
- •Аналого-цифровые преобразователи.
- •Пнк поразрядного сравнения
- •Погрешности цифрового преобразования
- •Восстановление аналоговых сигналов (аналоговый вывод )
- •Тема 3:Взаимосвязь структуры аппаратных и программных средств иис
- •Характеристика операционных систем реального времени - ос рв
- •Типы усд.
- •Тема 4: Расчёты параметров иис. Выбор масштаба, калибровка звеньев усд.
- •Информационный расчёт иис (Выбор частоты опроса датчика в ик).
- •Рассмотрим в выражении для составляющую ошибки квантования – .
- •Рассмотрим в выражении для составляющую ошибки дискретизации –
- •Оценка относительной погрешности дискретизации
- •Тема 5: Сжатие измерительной информации
- •Математические аспекты сжатия информации Элементы теории кодирования
- •Адаптивная дискретизация измеряемого сигнала
- •Апертурные алгоритмы сжатия данных
- •Элементы теории интерполяции, экстраполяции и сглаживания
- •Апертурные алгоритмы на базе полиномиальной интерполяции
- •Обоснование алгоритма адаптивной линейной интерполяции
- •Апертурные алгоритмы, использующие экстраполяцию
- •Сглаживание
- •Цифровая фильтрация первого порядка
- •Оптимальная фильтрация
- •Тема 6: микропроцессорные средства сбора и первичной обработки информации
- •6.1. Характеристика и признаки классификации средств сбора и первичной обработки информации
- •6.2. Основные типы измерительных микропроцессорных средств (имс)
- •Примеры реализации имс на основе приведенной классификации
- •6.3.1. Интегральные средства сбора, измерения и преобразования сигналов
- •6.3.2. Микропроцессорные цифровые измерительные приборы.
- •6.3.3. Микроконтроллерные проблемно-ориентированные подсистемы и устройства (логгеры).
- •6.3.4. Микропроцессорные подсистемы сбора, измерения и обработки данных
- •3.8. Открытые магистрально-модульные многопроцессорные имс.
- •Scada – средства автоматизированного проектирования срв.
Пнк поразрядного сравнения

В ПНК поразрядного сравнения происходит подбор и суммирование квантов, имеющих вес кратный степени двойки, начиная с большего, соответствующего старшему разряду и равного половине напряжения всего диапазона преобразования, и за n+1 шаг подбирается сумма, уравновешивающая Uвх .

ПНК осуществляет последовательное суммирование только тех эталонов, для которых в соответствующих разрядах эквивалентного кода будет записываться единица. На рисунке выше приведен пример трехразрядной схемы ПНК, которая работает следующим образом. В первом такте после запуска преобразователя импульсом 1 с выхода СУ триггер старшего разряда устанавливается в единичное состояние, а все остальные триггера в «0». Установившийся код 100… преобразуется в эквивалентное напряжение Uэ . Если Uэ > Uвх , то на выходе компаратора вырабатывается единичный сигнал и в следующем такте импульсом 2 с выхода СУ триггер старшего разряда устанавливается в «0» и одновременно тем же импульсом устанавливается в единицу триггер следующего разряда. В результате анализа разности Uэ – Uвх в данном такте эта единица или сбрасывается или остается и т.д.
Временная диаграмма иллюстрирующая работу преобразователя представлена ниже.

Время преобразования ПНК определяется соотношением :
![]()
Учитывая, что время преобразования
в соответствии с теоремой Котельникова
![]()
![]()
при
Если сравнить быстродействие трех рассмотренных алгоритмов при n = 10
выигрыш в быстродействии составит:
![]()
![]()
1) Поразрядного сравнения – (в 100 раз)
![]()
![]()
2) Цифроследящий алгоритм – (в 500раз)
![]()
3) Последовательного счета – 1 раз
ПНК считывающего типа (параллельного действия).
Алгоритм осуществляет из 2n-1 эталонов «подборку» нужного эталона, равного значению преобразуемого напряжения, за один такт (есть интегральные АЦП, реализующие данный алгоритм с задержкой преобразования не более 50 – 100 нсек)Структурная схема (в ее составе 2n–1 схема сравнения)

.
Двоичные сигналы с выходов компараторов,
равные нулю, если U
больше
значения напряжения эталона, подключенного
к рассматриваемому компаратору или
единице в противном случае, образуют
код из 2n-1нулей
и единиц. Этот код по параллельному
интерфейсу подается на кодирующую
схему (шифратор), на выходе которой с
небольшой задержкой получается двоичный
код, соответствующий входному напряжению.
Работа ПНК считывающего типа описывается системой переключательных функций.
![]()
При N=8 – в выходной кодовой комбинации 3 разряда, чему соответствуют 3 функции yi. Не останавливаясь на минимизации функции yi отметим, что при минимизации учитывают определенные свойства конъюнкции аргументов xi
![]()
![]()
В результате при n = 3
![]()

![]()
![]()
Пример функциональной схемы ПНК считающего типа.

