5.2.3. Средства разработчиков для процессоров семейства.
Создателями семейства процессоров ADSP-21xx был подготовлен и внедрён полный набор программных и аппаратных средств поддержки проектирования и настройки систем: набор программного обеспечения и аппаратные эмуляторы отладки.
Программное обеспечение проектировщика-разработчика включает в себя:
- Построитель систем. Программный комплекс определяет архитектуру конструируемой системы, включая определение наличия и размера внешней памяти (RAM/ROM), отображение портов ввода-вывода для конструируемой системы и расположение памяти инструкций и данных.
- Ассемблер. Ассемблирует модули с инструкциями и данными и поддерживает высокоуровневый набор команд. Дополнительно он поддерживает полный диапазон системных диагностик, имеет гибкий язык макрокоманд, включаемые файлы и поддерживает модульное программирование.
- Линкер. Обслуживающая программа редактирует отдельно ассемблированные модули, располагает данные и программный код по аппаратным компонентам конструируемой системы в соответствии с выводами Построителя систем.
- Эмулятор. Программное средство позволяет проводить интерактивную покомандную эмуляцию аппаратной конфигурации, описанной Построителем систем. Отмечает некорректные операции и поддерживает полностью символическое ассемблирование и дизассемблирование.
- Программатор ППЗУ. Программа читает выводы Линкера и генерирует файлы, совместимые с аппаратурой программаторов ППЗУ.
- Компилятор языка C. Читает ANSI-C совместимые исходные коды и выводит модули программ Ассемблера ADSP-21xx, готовые к ассемблированию, поддерживает использование «ин-лайновых» ассемблерных кодов.
- Эмуляторы EZ-ICE. Программное средство обеспечивает поддержку аппаратной отладки систем ADSP-21xx. Обеспечивают внешнюю внутрисхемную эмуляцию с небольшим или нулевым замедлением. Платы EZ-ICE представляют собой дешевые аппаратные платформы для запуска примеров приложений.
5.3. Интерфейс процессоров adsp-21xx с памятью.
Семейство процессоров ADSP-21xx использует модифицированную Гарвардскую архитектуру, в которой память данных содержит данные, а память программ хранит как инструкции (команды), так и данные. Если процессор (стандартный случай) содержит ОЗУ и/или ПЗУ на кристалле, то часть адресного пространства памяти данных и памяти инструкций находятся на чипе. Эти процессоры также имеют адресное пространство загрузочной памяти вдобавок к адресным пространствам памяти данных и инструкций.
Напомним, что в процессорах, которые имеют внутреннюю память, внутренняя шина адреса памяти инструкций PMA и внутренняя шина адреса памяти данных DMA мультиплексированы в единую шину адреса, выведенную наружу чипа. Также внутренние шина данных памяти инструкций PMD и шина данных памяти данных DMD мультиплексированы в единую шину данных, выведенную наружу чипа. 16 старших разрядов внешней шины данных используются как шина DMD, т.е. D23-8 используются как DMD15-0.
Итак, есть три различных адресных пространства: памяти данных, памяти инструкций и загрузочной памяти. Сигналы PMS, DMS и BMS показывают, какая из них в данный момент используется. Так как шина данных и шина инструкций используют одни и те же физические линии, то если требуется более одной пересылки данных в/из внешней памяти за период выполнения одной инструкции, будет использован дополнительный процессорный цикл на исполнение команды. Общая конфигурация связи процессора с внешней памятью показана на рисунке 5.2.
