- •Введение.
- •1. Основы построения эвм. Основные определения.
- •2. Принципы действия эвм. Принципы программного управления.
- •Страница–словарь.
- •4. История развития вычислительной техники. Поколения эвм.
- •«Компьютер... XVII века»
- •5. Основные параметры эвм.
- •1. Запоминающие устройства эвм.
- •1.1. Типы зу и их основные характеристики.
- •1.2. Оперативные запоминающие устройства.
- •1.2.1. Общие принципы организации озу.
- •1.2.2. Структурная организация блока памяти.
- •1.2.3. Полупроводниковые интегральные зу с произвольным обращением.
- •1.2.4. Модули памяти и элементы памяти (бис).
- •1.2.5. Система электрических параметров полупроводниковых бис зу.
- •1.2.6. Контроль функционирования бис зу.
- •1.2.7. Организация многоблочной оперативной памяти.
- •1.2.8. Организация озу с многоканальным доступом.
- •1.2.9. Ассоциативные зу.
- •1.3. Сверхоперативные зу.
- •1.3.1. Назначение и типы созу.
- •1.3.2. Организация созу с прямой адресацией.
- •1.3.3. Организация стекового и магазинного созу.
- •1.3.4. Организация ассоциативных созу.
- •1.3.5. Оценка эффективности использования созу в процессоре.
- •1.4. Постоянные зу.
- •1.5. Виртуальная память.
- •Логическое распределение оперативной памяти в персональных компьютерах (Intel/pc).
- •1.6.1. Стандартная оперативная память.
- •1.6.1.1.Таблица векторов прерываний.
- •1.6.1.2. Область данных bios.
- •1.6.1.3. Область для операционной системы.
- •1.6.1.4. Основная область памяти.
- •2. Арифметико-логические устройства эвм
- •2.1. Типы арифметических устройств и их структуры.
- •2.2. Организация алу параллельного действия при работе над числами в естественной форме.
- •2.2.1. Суммирование и вычитание чисел при использовании накапливающего сумматора.
- •2.2.2. Принципы построения алу для сложения и вычитания на комбинационных суммах.
- •2.2.3. Организация алу (параллельного действия) в режиме умножения чисел с фиксированной запятой.
- •2.2.4. Аппаратные способы ускорения умножения в организации алу.
- •2.2.5. Алгоритмические (логические) способы ускорения умножения в организации алу.
- •2.2.6. Организация алу параллельного действия в режиме деления чисел с фиксированной запятой.
- •2.2.7. Организация алу при реализации логических операций и операций специальной арифметики.
- •2.3. Организация алу параллельного действия при работе над числами в нормальной форме.
- •2.3.1. Принцип построения и работы алу при суммировании и вычитании чисел в нормальной форме.
- •2.3.2. Направления и методы ускорения операций над числами с плавающей запятой.
- •2.4. Организация алу, работающих в двоично-десятичных кодах.
- •2.5.Об экзотических формах представления чисел. Логарифмическая форма:
- •Трансформирующаяся запятая.
- •Инверсная запятая.
- •2.6. Итеративные методы деления.
- •3. Процессоры.
- •3.1. Система команд эвм.
- •3.1.1. Структура и форматы команд.
- •3.1.2. Список команд.
- •3.1.3. Способы адресации.
- •3.2. Устройства управления.
- •3.2.1. Организация цуу (на примере гипотетической одноадресной эвм).
- •3.2.2. Принципы формирования уфс.
- •3.2.3. Организация микропрограммных устройств управления.
- •3.3. Организация внутрипроцессорных систем ввода-вывода информации.
- •3.3.1. Основные понятия и определения.
- •3.3.2. Способы обмена данными между ядром малой эвм и периферийными устройствами.
- •3.3.3. Программно управляемые способы передачи данных.
- •3.3.3.1. Простые типы передачи.
- •3.3.3.2. Последовательность событий при прерываниях.
- •3.3.3.3. Идентификация прерывающего устройства.
- •3.3.4. Организация прямого доступа к памяти.
- •4. Основы вычислительных конвейеров.
- •4.1. Введение в архитектурные принципы конвейерных процессоров и эвм.
- •Конвейерные сумматоры
- •Конвейерный умножитель
- •5. Архитектура сигнальных процессоров.
- •5.1. Введение. Основные задачи обработки сигналов. Методы обработки сигналов.
- •5.2. Основные характеристики и базовая архитектура семейства adsp-21xx
- •5.2.1. Общие сведения о составе функциональных устройств
- •5.2.2. Базовая архитектура.
- •5.2.3. Средства разработчиков для процессоров семейства.
- •5.3. Интерфейс процессоров adsp-21xx с памятью.
- •5.3.1. Интерфейс с загрузочной памятью.
- •5.3.2. Интерфейс с памятью программ.
- •5.3.3. Интерфейс с памятью данных.
- •5.4. Архитектура операционных устройств.
- •5.4.1. Арифметико-логическое устройство.
- •5.4.2. Умножитель/накопитель mac.
- •5.4.3. Устройство сдвига shifter.
-
3.3.4. Организация прямого доступа к памяти.
Прежде всего, о том, почему прямой доступ необходим.
Прерывания экономят время. Для сравнительно медленно действующих устройств (дисплеи, печать и т.п.) обмен может быть в режиме прерываний посимвольный, т.е. программа обслуживания прерывания используется при передаче каждой величины.
Пусть время выполнения одной команды – 5 нс. Допустим программа обработки прерывания, включая операции по сохранению содержимого регистров, идентификации и т.п., составляет 20 команд и в худшем случае выполняется за 100 нс. Тогда даже в том случае, когда периферийное устройство обращается с запросами 100 раз в секунду, на прерывания будет расходоваться лишь 1% машинного времени. Хорошо!
Но совсем иная картина складывается, когда ведется обмен с быстродействующими устройствами внешней памяти (дисками, магнитной памятью и др.). Информация на них хранится блоками до 8 Кбайт. Простейшие способы передачи данных оказываются непригодными в связи с большим временем ожидания доступа (8-250 мкс – для «винчестеров»), что связано с выполнением механических операций. Прерывание? – Ну что ж… Даже для наиболее распространенного гибкого диска с ординарной плотностью записи время считывания (записи) 1 байта составляет 64 мкс. При двойной плотности, либо при жестких дисках оно и того меньше: 32, 16 мкс и менее. Но ведь это катастрофически мало при принятой длине программы прерывания. Что делать? Отказаться при считывании (но не при поиске!) блока данных от возвратов из прерываний? Тогда падает эффективность использования процессора и усложняется система прерываний.
Заметим, что быстродействие ОЗУ не является критичным (рабочий цикл 0.2-10 нс).
<150>
Каналом прямого доступа к памяти (ПДП) называют совокупность аппаратных средств, позволяющих осуществлять быстрый обмен данными между основной памятью и интерфейсом устройства ввода-вывода без участия процессора.
Обычно шиной ОЗУ управляет процессор, и вот именно канал ПДП способен временно брать на себя функции управления при передаче данных непосредственно между периферийным устройством и оперативной памятью.
Легко представить себе идеальный случай: с диска данные передаются с интервалом в 32 мкс; при рабочем цикле ОЗУ 2 мкс канал ПДП должен взять один цикл памяти из шестнадцати, т.е. из каждых шестнадцати циклов канал ПДП контролирует один, а пятнадцать пропускает для работы процессора с ОЗУ. В этом примере замедление составило бы не более 6,25% (лишь если процессор все время обращается к ОЗУ). Но здесь в тракте обмена нужна строгая аппаратная синхронизация, а ведь реально команды выполняются разное время. Тракт и шина ОЗУ оказываются сложными, дорогими. Здесь мы бы не пропустили у процессора ни одного такта.
Но ведь пропуск тактов процессора (изредка, в небольших дозах) лишь чуть дополнительно замедлит время выполнения программы, а на состояние процессора (его внутренних регистров) не влияет, не сможет исказить их содержимое.
Итак, существует две разновидности ПДП (по источнику синхронизирующего сигнала ПДП):
-
режим идентификации состояния памяти; передачи из канала ПДП происходят без информирования об этом процессора, но лишь тогда, когда процессор не обращается к памяти (процессор сообщает об этом, либо по обусловленной концепции работы процессора);
-
режим с пропуском тактов или «заёмом» тактов, при котором канал ПДП заставляет процессор на время отключиться от ОЗУ.
Как в первом, так и во втором режиме целесообразны и возможны совмещения внутренних операций процессора с передачами ПДП.
Рис. 3.3.4.1.
Аппаратная реализация каналов ПДП определяется особенностями ЭВМ и, главным образом, принятого интерфейса. Несколько слов об общих принципах работы в виде ГСА:
Рис. 3.3.4.2.
Как и в случае прерывания, ПДП может быть возложен на программируемый контроллер ПДП с широкими функциями выбора приоритетов, контроля и т.п.