- •Введение
- •Принципы построения пк
- •Классификация памяти
- •1. По способу хранения (по виду запоминающего элемента)
- •2. По способу обращения:
- •3. По методу доступа.
- •Основные характеристики памяти
- •Имс статической памяти
- •Диаграммы работы статической памяти
- •Имс динамической памяти
- •Структурная схема динамической памяти
- •Временные диаграммы
- •Пакетный цикл Burst
- •Имс оперативной памяти
- •Пропускные способности различных типов памяти
- •Модули simm-30, sipp, simm-72
- •Модули dimm-168
- •Применение модулей dram в оперативной памяти Модули dimm-184 ddr sdram
- •Модули dimm-240 ddr2 sdram
- •Модули rimm
- •Маркировка
- •Банк памяти
- •Кэш память
- •Варианты установки кэш:
- •Функция отображения
- •Кэш с прямым отображением Основная память
- •-Адрес основной памяти
- •Множественно- ассоциативное отображение
- •Асинхронная статическая память
- •Прямой, обратный и дополнительный код
- •Типы данных
- •Форматы вещественных чисел
- •Алгоритм перевода числа из десятичного в вещественное
- •Регистры общего назначения процессора
- •Регистры специального назначения
- •Арифметико-логическое устройство
- •Организация памяти
- •Режим работы процессора
- •Сегментирование памяти
- •Физический адрес (фа)
- •Базовый адрес (ба)
- •Относительный адрес (оа)
- •Режим работы процессора
- •Разряд Формирование физического адреса в режиме реальных адресов
- •Формирование физического адреса в защищенном режиме
- •Логический адрес Формирование физического адреса при страничной сегментной организации памяти в 32-х битном режиме
- •Непосредственное значение Структуры команд
- •Способы адресации операндов
- •Режимы адресации процессора Pentium 4
- •Микропроцессорное устройство управления
- •Сигналы магистрали процессора
- •Типы циклов магистрали
- •Циклы захвата магистрали
- •Инициализация процессора.
- •Частоты, используемые в системе.
- •Производительность процессора.
- •Шина isa
- •Система прерываний.
- •Не маскируемые Аппаратные прерывания
- •Принцип работы контроллера pdp.
Имс статической памяти
DIO0
DIO3
RAM
CS#
А0
А7
WR/RD#
A0-A7- адресные входы (установленный код выбирает одну ячейку накопителя).
WR/RD#- разрешение записи/чтение, определяющий режим работы ИМС.
CS#- выбор ИМС, микросхема находится в режиме хранения.
ромбикё - это третье состояние, состояние высокого эпиданса или z состояния. Данный символ обозначает, что линии в значении хранения, переводится в 3 состояние, то есть при помощи большого сопротивления, между буфером и контактом ИМС, создаётся виртуальный обрыв.
DIO0-DIO3- ввода-вывода данных, каждая линия подключается соответствующему запоминающему элементу, выбранной ячейки.
Количество ячеек ==256
Разрядность =4 (количество DIO)
Организация =256*4
Ёмкость=256*4=1024бит=1к
=1024бит=1к
=1024кбит=1м
=1024мбит=1г
=1024гбит=1т
=1024тбит=1п
=1024пбит=1э
=1024эбит=1з
=1024збит=1Й
Диаграммы работы статической памяти
A
t
Адрес
DIO
CS#
Запись
t
t
t
WE#
Data
A- Адрес подаётся, то есть (выбирается ячейка).
WE#- режим работы ИМС (WE#- запись-0) затем подаются данные для записи.
CS#- подача активного уровня 0.
A
t
Адрес
DIO
CS#
Запись
t
t
t
WE#
Data
t3
Имс динамической памяти
С развитием вычислительной техники происходит увеличение объёма оперативной памяти, то есть увеличивается количество ячеек в накопителе, а следовательно необходимо увеличивать количество адресов. Для сокращения количества контактов на схеме, адрес можно подавать за два такта. Принцип работы динамической памяти на адресные линии подаётся адрес строки, и подтверждается установкой сигнала RAS# строб адреса строки. По этому сигналу адрес переписывается в регистр строб и подаётся на дешифратор, который преобразует его в унитарно позиционный код, и выбирает одну из строк накопителя. За тем на адресные входы подаётся вторая часть адреса, и подтверждается сигналом CAS#,строб адреса строка. По этому сигналу адрес переписывается в регистр столбцов, сигнал поступает на дешифратор, который выбирает один из столбцов накопителя. Выбрана, считается ячейка на пересечении строки и столбца. Запоминающим элементом этой ячейки подключают к выводам DIO ИМС.
Структурная схема динамической памяти
CAS#
Защелка адреса столбца
RAS#
Буфер выходных данных
Дешифратор строки
Дешифратор столбца
Матрица памяти
Защёлка адреса строки
Схема управления вводим-выводим
Буфер выходных данных
Временные диаграммы
Цикл чтения
RAS#
Время доступа
CAS#
TRAC
MA
TRCD
TCAC
С1
R1
R2
C2
WE#
TRC
D1
OE#
DATA
Запоминающие ячейки в динамической памяти организованы в виде двумерной матрицы, адрес строки и столбца, передаётся по мультиплексированной шине. МА и стробируется по способу импульсов RAS# и CAS# .
RAS#- строб выборки строки, по спаду сигнала, начинается любой цикл обращения, низкий уровень сохраняется на все время цикла, перед началом следующего цикла сигнал должен находится в неактивном состоянии, не менее чем время предварительного заряда RAS#.
CAS#- строб выборки адреса столбца, по спаду сигнала начинается цикл записи или чтения, минимальная длительность определяется спецификации быстро деятельности памяти. Минимальная длительность не активного состояния между циклами, должна быть не менее чем время дополнительного заряда CAS#.
MA-мультиплексированные линии адреса, во время спада сигнала RAS#, на этих линиях присутствует адрес строки. Во время спада CAS# адрес должен устанавливается до оклада соответствующего строба, и удерживаются после него ещё некоторое время.
WE#-разрешение записи, данные записываются в выбранную ячейку либо по спаду CAS#, при низком уровне WE# (ранняя запись). Либо по спаду WE# при низком уровне CAS# (поздняя запись).
OE#- разрешения открытия выходного буфера при операции чтения, высокий уровень сигнала переводит выходной буфер в 3 состояние.