- •Введение
- •1 Расшифровка и анализ задания
- •2.2 Упрощенная структурная схема
- •3.2 Постоянное запоминающее устройство к541ре1
- •4.2 Буферный регистр кр580ир82
- •4.3 Шинный формирователь кр580ва86
- •4.4 Контроллер прямого доступа к памяти к1810вт37
- •4.7 Программируемый контроллер прерываний кр1810вн59а
- •4.8 Программируемый таймер к1810ви54
- •4.9 Выбор ацп
- •4.10 Выбор цап
- •4.3 Программируемый параллельный интерфейс кр580вв79
- •4.11 Уточненная структурная схема микроЭвм
- •5 Разработка алгоритма работы микропроцессорной
- •6 Реализация одноплатной микроэвм пмв02 на базе мп к1810вм86
- •Заключение
- •Список использованных источников
Введение
Развитие микроэлектронной технологии, обеспечившее появление больших и сверхбольших интегральных схем (СБИС), создало предпосылки для резкого снижения стоимости систем управления (СУ). Но практическая реализация достижения технологии БИС и СБИС стало возможным после создания МП. МП – универсальный компонент, который стал связующим звеном для нового поколения изделий микроэлектроники, и обеспечил их функциональную полноту.
Существенным отличие МП од других элементов радиоэлектроники является замена физического, схемного метода реализации заданных функций, математическим программным методом.
Этот метод предоставляет проектировщику большие возможности, т.е. снимает ряд физических ограничений при реализации различных функций, обеспечивает независимость характеристик от физических условий применения. Важным свойством МП является высокая гибкость, возможность быстрой перенастройки при необходимости даже значительных изменение в алгоритмах управления.
Целью курсового проектирования по дисциплине «Микропроцессорные устройства систем управления» является обобщение, закрепление и углубление знаний по дисциплинам: «Электроника и микросхемотехника», «Вычислительные машины и системы», «Микропроцессорные устройства систем управления», формирование навыков разработки и оформления текстовой и графической документации; развитие навыков устных сообщений по содержанию курсового проекта. Целью курсового проекта является разработка микропроцессорной управляющей микроЭВМ, реализующей заданные взаимодействия с объектом управления (ОУ) и разработка программных средств системы, обеспечивающих выполнение заданного алгоритма управления.
1 Расшифровка и анализ задания
Управляющее микроЭВМ проектируется на базе однокристальной микроЭВМ К1810ВМ86 и включает в себя следующие основные устройства:
-процессорный модуль;
-память, состоящую из:
ОЗУ – К565РУ6
ПЗУ – К541РЕ1;
- устройство параллельного ввода-вывода, для связи с ОУ;
-блок последовательного канала связи с ЭВМ верхнего уровня;
- программируемый таймер;
- контроллер прерываний;
- контроллер прямого доступа в память;
- пульт управления.
Все модули системы объединяются интерфейсом, требования к которому определяются заданным типом микропроцессора. Обмен данными по интерфейсу может осуществляться как в едином пространстве, так и в разделенном с помощью управляющих сигналов обращения ЗУ и ВУ.
Процессорный модуль включает в себя микропроцессор и при необходимости, дополнительное БИС, обеспечивающее реализацию вспомогательных функций.
Устройства ввода для связи с ОУ должны обеспечить ввод и ПМ значений х1 х2 х3 х4 двоичных датчиков, а так же 8-разрядных двоичных кодов NU1, NU2, принимаемых с выходов АЦП. Сигнал датчика аварийной ситуации ха воспринимается только подсистемой прерываний.
Устройства вывода на ОУ должны обеспечить выдачу двоичных управляющих воздействий y1, y2, y3 определённой длительности и кода управляющего напряжения Y4 – 8-раздядного двоичного вектора на вход ЦАП. В структур ОУ входит устройство, принимающее массив данных из ПЗУ (ОЗУ) в режиме прямого доступа к памяти (ПДП).
Запрос на ПДП возникает асинхронно по отношению к процедуре одновременно.
Пульт управления должен обеспечить ввод в ПМ значения 8-разрядной двоичной константы К, ввод двоичного значения сигнала «СТОП», формирования сигнала начальной установки системы, вывод на светодиодную индикацию значений х1, х2, х3, х4, y1,y2,y3, NU1,Y4.
Системный таймер должен обеспечить отсчёт временных задержек, реализуемых при работе алгоритма управления.
Блок последовательного обмена предназначен для передачи микроЭВМ верхнего уровня информации о состоянии процесса управления. По запросу со стороны микроЭВМ разрабатываемая управляющая микроЭВМ должна обеспечить выдачу по последовательному каналу кадра. Передача информации с верхнего уровня на нижний не предусмотрена.
Контроллер прерываний обеспечивает фиксацию запросов на прерывание от различных источников и дисциплину обслуживания запросов. В подсистеме векторного прерывания контроллер формирует код команды вызова, а при наличии в системе радиального входа запроса на прерывание-код состояния регистра запросов.
Обработка информации от цифровых датчиков и выдача управляющего воздействия y1 производится путём ввода значений х1, х2, х3, х4 и вычисления значений булевой функции .
При единичном значении f1вырабатывается управляющий сигнал y1=1 длительностью 80 мкс. Это значит, что через 200 мкс после выдачи y1=1 необходимо выработать y1=0.
Составим таблицу истинности по булевой функции f1=, для определения единичного состояния f1.
Таблица 1- Таблица инцидентности
X1 |
X2 |
X3 |
X4 |
f1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
0 |
1 |
0 |
0 |
0 |
0 |
1 |
0 |
1 |
1 |
0 |
1 |
1 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
1 |
1 |
1 |
0 |
1 |
0 |
0 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
0 |
0 |
0 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
При обработке информации с аналоговых датчиков ПМ принимает коды NU1, NU2 с выходов АЦП и код константы К с регистра пульта управления. Далее вычисляется значение функции NU= NU1 – NU2 -К сравнивается с константой Q, хранящейся ПЗУ. В зависимости от результата сравнения вырабатывается один из двух двоичных управляющих сигналов y2 или y3 заданной длительности по следующему правилу: если NU<Q, то выдать y2 длительностью 75 мкс, иначе выдать y3 длительностью 75 мкс.
Далее формируется управляющее воздействие У4, для чего с АЦП вводится значение NU3 и производится вычисление по формуле:
У4=A0+A1*NU3.
Значение У4 в виде 8-рарядного кода выдаётся на вход ЦАП.
Все двоичные переменные и константы, участвующие в вычислениях: NU1, NU2, NU3, K, Q, A0, A1, Y4 рассматриваются кА целые без знака.
После выдачи всех управляющих воздействий проверяется состояние тумблера «СТОП» на пульте управления. Если СТОП равен нулю, ЦИК управления начинается сначала, иначе выполняется процедура останова системы, включающей следующие действия: формируется сигнал установки системы в исходное состояние путём подачи на линию начальной установки интерфейса дух прямоугольных импульсов длительностью 30 мкс интервалом 30 мкс; выполняется команда процессора СТОП.
Таким образом, в проектируемом управляющем микроЭВМ, необходимо реализовать:
-
Функцию f1=
-
Функцию NU = NU1 – NU2 -К
2 РАЗРОБОТКА ПРОЦЕССОРНОГО МОДУЛЯ, ИНТЕРФЕЙСА, УПРОЩЁННОЙ СТРУКТУРНОЙ СХЕМЫ
2.1 Архитектура и режимы работы микропроцессора К1810ВМ86
БИС К1810ВМ86 представляет собой однокристальный высокопроизводительный 16-разрядный микропроцессор, выполненный по усовершенствованной n-канальной МОП-технологии, позволившей получить среднее время задержки распространения сигналов на вентиль 2 не и обеспечить высокую функциональную плотность (29 тыс. транзисторов на кристалл).
Основными архитектурными особенностями микросхемы К1810ВМ86, позволяющими больше чем на порядок повысить производительность систем, являются:
1) более мощная система команд с расширенными возможностями адресации памяти, включающая команды умножения. деления и обработки последовательностей байтов или слов:
2) аппаратная реализация процесса совмещения операции выполнения и выборки команд;
3) более гибкая и мощная организация системы прерываний:
4) аппаратная реализация некоторых механизмов взаимодействия нескольких процессоров, упрощающая построение сложных мультипроцессорных систем.
Основные системные характеристики микропроцессора К1810ВМ86
Тактовая частота. МГц 5;
Объем адресуемой памяти. Mбайт 1;
Разрядность адресной шины 20;
Разрядность шины данных 16;
Число адресуемых устройств:
ввода/вывода 216/216 ;
основных команд 133;
Максимальная потребляемая мощность, Вт 1,75;
Тип корпуса 2123.40-6(7).
Рисунок 1 – Структурная схема микропроцессора К1810ВМ86
Рисунок 2 – Упрощенная структурная схема микропроцессора
К1810ВМ86
Структурная схема микропроцессора К1810ВМ86 представлена на рисунке 1, она включает следующие устройства арифметико-логическое устройство (ALU) с тремя регистрами временного хранения операндов (RGB) и регистром признаков (RS); группу регистров общего назначения (R0 - R7); микропрограммное устройство управления (MCU) для управления выполнением команд; схему управления доступом к магистрали (DMU); схему внутренней синхронизации (CLG), преобразующую внешние тактовые импульсы во внутренние последовательности синхроимпульсов и обеспечивающую синхронизацию МП с медленными ЗУ и УВВ; схему обработки запросов прерываний (INTU); схему управления циклами обмена (СU), осуществляющую управление работой 16-разрядного канала адреса/данных; буферы канала адреса/ данных (BD/A); указатель команд (IP), выполняющий функции программного счетчика; сегментные регистры (RGS), содержащие базовые адреса программ, данных и стека; сумматор адреса (Sm), служащий для вычисления 20-разрядного физического адреса; регистры очереди команд (RI), предназначенные для формирования шестибайтной очереди команд, готовых к исполнению.
Отличительной особенностью архитектуры микропроцессора К1810ВМ86 является наличие двух основных асинхронно работающих устройств: устройства обработки (УО) и устройства сопряжения канала (УСК). Упрощенная структурная схема, представляющая МП в виде двух независимых устройств, изображена на рисунок 2. УО декодирует и выполняет команды, а УСК осуществляет связь с внешними устройствами, обеспечивает выборку команд и данных из памяти, формирует очередь команд. Организация параллельной работы УО и УСК и уменьшение конфликтных ситуаций при обращении к памяти за счет применения очереди команд позволяет существенно повысить производительность систем на основе микропроцессора К1810ВМ86.
Регистровая модель микропроцессора К1810ВМ86 приведена на рисунке 3. Регистры CS, DS, SS и ES называются сегментными регистрами и
используются при обращении к памяти для вычисления физических адресов ячеек.
Рисунок 3 – Регистровая модель микропроцессора К1810ВМ86
Основное назначение этих регистров следующее: регистр программного или кодового сегмента (CS) определяет текущий программный сегмент; содержимое регистра CS вместе с содержимым указателя команд (IP) задает адрес очередной команды выполняемой программы; регистр сегмента данных, или информационного сегмента (DS), используется в командах при обращении к данным; регистр стекового сегмента (SS) определяет текущий стековый сегмент и используется в командах обращения к стеку, при обработке подпрограмм и прерывании; регистр дополнительного сегмента (ES) обычно применяется как вспомогательный сегмент данных.
Регистры общего назначения АХ, ВХ, СХ и DX, называемые также регистрами данных, используются при выполнении арифметических и логических операций. Эти же регистры могут выполнять некоторые специальные функции, что и нашло отражение в их мнемонических обозначениях: АХ - аккумулятор, ВХ - базовый регистр, СХ – счетчик,DX - регистр данных. Эти регистры общего назначения допускают раздельную адресацию старшим (H) и младшим (L) половинам и могут использоваться в виде набора 8-разрядных регистров.
Регистры общего назначения SP, ВР, SI и DI называются адресными регистрами, так как в них хранятся относительные адреса, используемые для определения адресов операндов в пределах одного из сегментов памяти. В указателе стека (SP) и в указателе базы (ВР) содержатся относительные адреса в пределах стекового сегмента памяти, а в регистре индекса источника (SI) и. регистре индекса приемника {DI) хранятся относительные адреса в пределах сегмента данных.
В пределах любого из сегментов емкостью в 64К байт обращение к операндам происходит с помощью 16-разрядного адреса смещения в сегменте. Этот адрес определяется способом адресации и называется также исполнительным адресом (ЕЛ). 20-разрядный физический адрес памяти (ADDR) формируется в сумматоре адреса (Sm) посредством сложения 16-разрядного адреса смещения в сегменте с 16-разрядным адресом в сегментном регистре, сдвинутым на четыре разряда влево.
Рассмотренные функции регистров микропроцессора К1810ВМ86 являются основными и реализуются в командах по умолчанию. Дополнительные возможности использования регистров указываются при описании конкретных видов команд.
Регистр признаков или флагов (RS) состоит из одноразрядных регистров, фиксирующих состояние процессора и применяемых для управления его функционированием. Флаги CF, PF, AF, SF и ZF аналогичны флагам микропроцессора КР580ИК80А и характеризуют результат выполнения последней арифметической или логической операции. Флаг переполнения OF устанавливается в состояние 1 при переполнении, возникающем в результате арифметических операций над величинами со знаком. Флаги DF, IF и TF применяются для управления микропроцессором. Флаг направления DF служит для автоматического увеличения или уменьшения адреса при обработке последовательностей символов (имитация режимов автоинкрементной и автодекрементной адресации). Установка флага разрешения прерывания IF разрешает МП-прием запроса прерывания на входе INT. Установка флага трассировки TF переводит МП в состояние прерывания после выполнения каждой команды, т. е. организует режим пошагового выполнения программ.
Микропроцессор К1810ВМ86 предназначен для использования как в простых однопроцессорных, так и в сложных мультипроцессорных системах управления и обработки информации. В связи с этим МП имеет специальный вывод MN/MX рисунок 1 для задания минимального или максимального режимов функционирования. Каждый режим характеризуется некоторым набором управляющих сигналов, соответствующим сложности проектируемой системы. При подключении вывода MN/MX к выводу Uее микропроцессор настраивается на работу в минимальном режиме, в котором все сигналы управления периферийными устройствами вырабатываются самим МП. При подключении вывода MNIMX к выводу GND происходит изменение функций ряда управляющих сигналов и МП перенастраивается на работу в максимальном режиме. В этом режиме МП используется обычно с системным контроллером, генерирующим сигналы управления системой. Управляющие сигналы максимального режима работы на рисунке 1 заключены в круглые скобки.
Назначения выводов МП и соответствующих им сигналов, общих как для максимального, так и для минимального режимов, приведены в таблице 1. Назначения выводов, относящиеся только к минимальному режиму, даны в таблице 2, а только к максимальному — в таблице 3. В максимальном режиме, как это видно из таблицы 3, МП использует лишь три вывода ST0 — ST2 для управления периферией и ЗУ через контроллер, а на остальных пяти выводах генерируются сигналы, необходимые для организации работы МП в мультипроцессорных системах.
Микропроцессор К1810ВМ86 осуществляет обмен информацией с ЗУ и ВУ через 16-разрядный канал адреса/данных с помощью временного мультиплексирования. Цикл функционирования канала включает обычно выдачу адресов ЗУ или УВВ. данных, а также сигналов, сопровождающих процесс обмена, и состоит из четырех машинных тактов (T1, Т2, Т3, Т4). В такте T1 в канал выдается адрес ЗУ или УВВ.
Рисунок 4 – Условно-графическое обозначение МП К1810ВМ6
Таблица 2 – Описание выводов МП, общих для максимального и
минимального режимов
№ вывода |
Обозначение
|
Наименование |
Назначение |
Тип сигнала |
Состояние |
|||||
Англ. |
Рус. |
|||||||||
1 |
2 |
3 |
4 |
5 |
6 |
7 |
||||
2-16; 39 |
AD(15-0) |
ША |
Шина адреса |
Тристабильные входы/выходы канала, образующие адресную шину в такте обращения к памяти Т1 и шину данных в последующих тактах (Т2, Т3, Тw, Т4) |
выход |
1,0,z |
Продолжение таблицы 2
1 |
2 |
3 |
4 |
5 |
6 |
7 |
35-38
|
A19/ST6; A18/ST5; A17/ST4; A16/ST3; |
РАП |
Старшие разряды адреса |
Тристабильные выходы, образующие четыре старших разряда адреса памяти в такте Т1 и сигналы состояния в последующих тактах: ST5 – состояние триггера разрешения прерывания: ST4 и ST3 служат для указания используемого в цикле обмена сегментного регистра.ST6 – сигнал L – уровня |
выход |
1,0,z |
32 |
RD |
ЧТ |
Чтение |
Тристабильные выход сигнала чтения L – уровня, используемого для считывания информации из устройств, подключенных к каналу МП, и выдаваемого в тактах Т2, Т3, Т4 каждого цикла чтения |
выход |
0 |
34
|
BHE/ST7
|
ПД |
Разрешение передачи данных |
Тристабильные выход, используемый для разрешения передачи данных по старшей половине шины AD(15-8) в такте Т1 по L – уровню сигнала BHE и как сигнал состояния ST7 в тактах Т2, Т3, Т4 |
выход |
0/1 |
22
|
READY |
ГОТ |
Готовность |
Вход сигнала готовности H – уровня, поступающего от внешних устройств и подтверждающего их готовность к обмену |
вход |
1 |
Продолжение таблицы 2
1 |
2 |
3 |
4 |
5 |
6 |
7 |
18 |
INTR |
МЗП |
Маскируемый запрос на прерывание |
Вход маскируемого запроса прерывания H – уровня |
вход |
1 |
17 |
NMI |
НЗП |
Немаскируемого запроса прерывания |
Вход немаскируемого запроса прерывания (по положительному перепаду на входе) |
вход |
1 |
23 |
TEST |
ПРОВ |
Проверка |
Вход сигнала проверки, анализируемый специальной командой ожидания WAIT |
вход |
0 |
21 |
RESET |
УВС |
Сброс |
Вход сигнала установки внутренних схем МП |
вход |
1 |
19 |
CLK |
ТСС |
Тактовый импульс |
Вход сигнала установки внутренних схем МП |
вход |
1 |
33 |
MN/ |
Мин/макс |
|
Вход сигнала управления режимом работы МП |
вход |
0/1 |
40 |
UCC |
ПИТ |
Сигнал питания |
Напряжение питания (+5 В) |
- |
- |
1; 20 |
GND |
Общ |
Сигнал питания |
Напряжение питания (0 В) |
- |
- |
Таблица 3 – Описание выводов МП, используемых для минимального
режима
№ вывода |
Обозначение
|
Наименование |
Назначение |
Тип сигнала |
Состояние |
|||||
Англ. |
Рус. |
|||||||||
1 |
2 |
3 |
4 |
5 |
6 |
7 |
||||
29 |
WR |
ЗП |
Запись |
Тристабильны выход сигнала записи L – уровня, используемого для записи информации в ЗУ или УВВ в зависимости от состояния сигнала M/ и выдаваемого в тактах Т2, Т3 и Тw каждого цикла записи |
выход |
0 |
Продолжение таблицы 3
1 |
2 |
3 |
4 |
5 |
6 |
7 |
28 |
M/ |
ЗУ/УВВ |
Память/устройство ввода вывода |
Тристабильный выход сигнала обращения к ЗУ или УВВ вырабатываемого в такте предшествующего цикла и поддерживаемого до завершения такта Т4 текущего цикла L – уровня сигнала соответствует обращению к УВВ, а H – уровень – обращению к ЗУ |
выход |
1/0 |
27 |
OP/ |
ПЕР/ПРИЕМ
|
Передча/прием |
Тристабильный выход передачи или приема данных, предназначенный для управления направлением обмена информацией через шинные формирователи |
выход |
1/0 |
26 |
|
РПД |
Разрешение передачи данных |
Тристабильный выход сигнала разрешения передачи данных L – уровня, выдаваемый в каждом цикле обращения к ЗУ или УВВ и в циклах подтверждения прерывания |
выход |
0 |
25 |
ALE |
ЗА |
Строб адреса |
Выход строба адреса – сигнала H – уровня, используемого для записи адреса во внешний буферный регистр адреса и генерируемого в такте |
выход |
1 |
Продолжение таблицы 3
1 |
2 |
3 |
4 |
5 |
6 |
7 |
|
|
|
|
Т1 любого цикла канала |
|
|
24 |
|
СПП |
Подтверждение прерывания |
Выход сигнала подтверждениия прерывания L – уровня, генерируемого в тактах Т2, Т3 и Тw каждого цикла подтверждения прерывания |
выход |
0 |
31 |
HOLD |
СЗ |
Захват шин |
Выход сигнала захвата, указывающего на запрос канала другим процессором |
вход |
1 |
30 |
HLDA |
ПЗ |
Подтверждение захвата |
Выход сигнала подтверждения захвата, сопровождающегося переводом канала и шин управления в высокоимпедансное состояние |
вход |
1 |
Таблица 4 – Описание выводов МП, используемых для максимального
режима
№ вывода |
Обозначение
|
Наименование |
Назначение |
Тип сигнала |
Состояние |
|||||
Англ. |
Рус. |
|||||||||
1 |
2 |
3 |
4 |
5 |
6 |
7 |
||||
26; 27; 28 |
|
СЦК |
Состояние цикла канала |
Тристабильные выходы сигналов состояния цикла канала, генерируемых в тактах Т4, Т1 и Т2 и используемых контроллером канала для выработки сигналов управления обменом информации с ЗУ и УВВ |
вход |
1 |
||||
30,31 |
|
СЗ/СР |
|
Двунаправленные выводы сигналов запроса/ разрешения доступа к магистрали, используемых другими устройствами |
вход |
0 |
||||
29 |
|
БСК |
Блокировка системного канала |
Тристабильный выход сигнала блокировки системного канала, указывающего другим |
выход |
0 |
Продолжение таблицы 4
1 |
2 |
3 |
4 |
5 |
6 |
7 |
|
|
|
|
устройствам на запрет использования системного канала, пока сигнал LOCK имеет L – уровень |
|
|
24; 25 |
QS1, QS0 |
СОК |
Состояние очереди |
Выходы сигналов состояния очереди команд |
выход |
1 |
Рисунок 5 – Временные диаграммы циклов чтения и записи для
минимального режима
Обмен данными для цикла записи происходит в тактах Т2, Т3,Т4 а для цикла чтения — в тактах Т3, Т4. Такт Т2 в цикле чтения используется тля переключения МП из режима записи в режим чтения, а канал переводится в высокоимпедансное состояние. Для согласования с медленными УВВ или ЗУ с помощью сигнала RDY между тактами Т3 и Т4 могут включаться дополнительные такты ожидания (Тw), в течение которых данные в канале остаются неизменными. Наконец, в ряде случаев между отдельными циклами канала могут вводиться холостые такты (Т5).
Временные диаграммы циклов чтения и записи для минимального режима приставлены на рисунке 4. В цикле чтения рисунок 4,а выдается сигнал чтения R, а также сигналы управления направлением обмена РО / IР и разрешением передачи данных DE. Сигнал DE разрешает шинным формирователям передать длимые в МП. В цикле записи рисунок 4, б сигнал DE выдается раньше, чем в цикле чтения, а выдача данных и сигнала записи W производится по переднему фронту в такте Т2. Для многих ЗУ и УВВ требуется постоянство адреса в течение всего цикла канала, поэтому в такте Т1, каждого цикла выдается стробирующий сигнал STB, позволяющий зафиксировать адрес по заднему фронту сигнала STB. Сигналы состояния ST3, ST4 указывают сегментный регистр, используемый в текущем цикле канала для вычисления физического адреса ячейки памяти.
Три 16-разрядных регистра очереди команд (RI) микропроцессора обеспечивают временное хранение 6 байт очереди команд.УО микропроцессора при выполнении команды извлекает из очереди байт кода команды, не требуя доступа к каналу. УСК микропроцессора следит за состоянием очереди команд, пополняя ее, когда другие системные элементы не занимают память. При выполнении команд передачи управления очередь сбрасывается и после завершения перехода в место передачи управления начинает заполняться вновь. В максимальном режиме МП передает информацию о состоянии очереди на выходы QS0 и QSI.
Микропроцессорный комплект БИС серии К1810 предназначен для построения, как простейших одноплатных микро ЭВМ общего назначения, так и мощных мультипроцессорных систем. Комплект используется в системах управления технологическими процессами, производственным оборудованием и промышленными работами, в контрольно - измерительных комплексах и в информационно -измерительных системах.
При разработке системы управления и обработки информации на основе комплекта К1810 полезно учитывать его программную и аппаратную совместимость с интерфейсными и контрольными БИС серии К580.
БИС К1810ВМ86 представляет собой однокристальный высокопроизводительный 16-разрядный микропроцессор, выполненный по усовершенствованной n-канальной МОП-технологии, позволившей получить среднее время задержки распространения сигналов на вентиль 2 не и обеспечить высокую функциональную плотность (29 тыс. транзисторов на кристалл).
Основные электрические и системные характеристики микропроцессора К1810ВМ86 при температуре окружающей среды (+25 ± 10)" С приведены ниже:
- объем адресуемой памяти - 1 Мбайт;
- разрядность адресной шины - 20;
- разрядность шины данных -16;
- число адресуемых устройств: ввода/вывода - 216/216;
- основных команд - 133.
Тип корпуса микросхемы КР580ИК80 - 2123.40 - 6 (7).
Температурный диапазон работы микросхем комплекта от -10 до + 70 ° С.
Требования к МП, как к элементу системы, определяются функциональным назначением всей системы. Оценка качества и выбор того или иного типа микропроцессора для данной области применения производится ориентировано с помощью критериев, учитывающих важность параметров для потребителя.
Микроконтроллер рассматривается одновременно, как вычислительное устройство, и как интегральная схема.
Как вычислительное устройство, микроконтроллер характеризуется следующими параметрами: разрядность обрабатываемых данных, способность к наращиванию разрядности, время выполнения команд, число команд, число внутренних регистров, наличие и объем стека, тип интерфейса, возможность обеспечения режима прерывания, объем адресуемой памяти, наличие канала прямого доступа к памяти, число входных и выходных шин и их разрядность.
Как интегральная схема, микроконтроллер характеризуется следующими критериями: тип базовой технологии, степень интеграции, число источников питания, их номиналы и допуски на номиналы, тип корпуса, помехоустойчивость, нагрузочная способность, устойчивость к механическим, климатическим и радиационным факторам.
Для комплексно-сравнительного анализа выбираются наиболее значимые критерии и проводится оценка микроконтроллерной системы.
Для сравнения рассмотрим два аналога данного МП, это К584ВМ1 и К583ВМ1. Критерии всех трех микропроцессоров запишем в виде таблицы 1.
Таблица 5 - Основные критерии выбора микропроцессора
По приведенным данным можно сделать вывод о том, что микроконтроллер К1810ВМ86 более усовершенствованный, чем остальные.