Скачиваний:
75
Добавлен:
21.02.2014
Размер:
3.61 Mб
Скачать

4.3 Шинный формирователь кр580ва86

Шинный формирователь КР580ВА86 представляет 8-раз­рядные параллельный приемопередатчик с тристабильными выходами. Он ис­пользуется для реализации различных буферных схем в микропроцессорных си­стемах на базе МП К580ИК80А и К1810ВМ86. На выходах микросхемы КР580ВА86 генерируются неинвертированные выходные данные.

Структурная схема шинного форми­рователя представлена на рисунке 11, условно-графическое обозначение на рисунке 12, а назна­чение входных и выходных сигналов ука­зано при описании выводов микросхем в таблице 8.

Рисунок 11 — Структурная схема шинного формирователя КР580ВА86

Рисунок 12 — Условно-графическое изображение шинного формирователя КР580ВА86

Таблица 8 — Описание выводов шинного формирователя КР580ВА86

Обозначение

вывода

Номер

вывода

Тип вывода

Назначение вывода

Состояние вывода

Англ.

Рус.

3

4

5

6

1

2

А7 – А0

А7-А0

1-8

Вход/

выход

Вход/выход линии данных

0,1,z

В7 — В0

Б7-

Б0

12-19

Выход

Вход/выход линий данных

0,1,z

Т

СС

11

Вход

Входной сигнал управления направлением передачи. При Т = 0 осуще­ствляется переда-ча от В к А, при Т=1-от А к В

0,1

9

Вход

Входной сигнал разрешения передачи

0,1

GND

З

1, 20

Вход

Напряжение питания (0 В)

1

Ucc

П

40

Вход

Напряжение питания(+5В)

1

Основные электрические параметры микросхемы КР580ВА86 сле­дующие:

Выходное напряжение логического нуля UOL, В:

для А-выводов < 0,5

для В-выводов < 0,5

Выходное напряжение логической единицы UOH, В:

для А-выводов > 2,4

для В-выводов > 2,4

Ток потребления от источника пита­ния IСС, мА <135

4.4 Контроллер прямого доступа к памяти к1810вт37

Контроллер ПДП К1810ВТ37 используется в составе МПС, выполненных

на базе МПК К580, К1810. K182I, дли реализации прямого доступа к памяти по четырем независимым каналам с положительным или отрицательным прираще­нием адреса со скоростью до 1,6 Мбайт/с. КПДП позволяет реализовать пере­дачу память намять, имеет широкие возможности программного управления и каскадирования. Каждый канал может выполнять до 64К циклов ПДП и име­ет возможность автоматической инициализации, т. е. повторения циклов ПДП с теми же параметрами.

Структурная схема контроллера ПДП представлена на рисунке 13, условно-графическое обозначение на рисунке 14, а назна­чение входных и выходных сигналов ука­зано при описании выводов микросхем в таблице 9.

Рисунок 13 — Структурная схема контроллера ПДП К1810ВТ37

Рисунок 14 — Условно-графическое изображение К1810ВТ37

Таблица 9 — Описание выводов контроллера ПДП К1810ВТ37

Обозначение

вывода

Номер

вывода

Тип вывода

Назначение вывода

Состояние вывода

Англ.

Рус.

3

4

5

6

1

2

CLK

ВТГ

12

Вход

Вход для подключения такто-вого генератора FCLK=3 МГц

0,1

11

Вход

Выбор кристалла

0,1

RESET

СБ

13

Вход

Сброс

0,1

REA-DY

ГТВ

6

Вход

Готовность

0,1

HLDA

ПЗШ

7

Вход

Подтверждение захвата

0,1

Продолжение таблицы 9

1

2

3

4

5

6

DREQ3 -DREQ0

ЗВУ3-ЗВУ0

16-19

Вход

Входы запросов на ПДП от внешних устройств

0,1

DB7—DB0

ДШД7-ДШД0

21-30

Вход

Двунаправленная шина дан-ных с буфером, имеющим z-coстояние.

0,1,z

1

Вход/

выход

Чтение

0,1

2

Вход/

выход

Запись

0,1

36

Вход/

выход

Окончание процесса

0,1

A3—А0

АВВ3-АВВ0

32-35

Вход/

выход

Адресные входы/выходы

0,1

А7—А4

АВ7-

АВ4

37-40

Выход

Адресные выходы

0,1,z

HRQ

ВЗШ

10

Выход

Выход запроса захвата на управление системной шиной

0,1

DACK3-DACK0

ППДП

25,24,14,15

Выход

Подтверждение ПДП

0,1

AEN

РА

9

Выход

Разрешение адреса

0,1

ADSTB

СА

8

Выход

Строб адреса

0,1

3

Выход

Чтение из памяти

0,1

4

Выход

Запись в память

0,1

GND

З

1, 20

Вход

Напряжение питания (0 В)

1

Ucc

П

40

Вход

Напряжение питания(+5В)

1

Соседние файлы в папке Проектирование управляющей микроЭВМ на базе