- •1 Анализ проектируемой системы
- •2 Разработка аппаратной части мпс
- •2.1 Блок центрального процессора
- •2.1.2 Бис системного контроллера кр580вк38
- •2.1.3 Бис буферных регистров кр580ир82
- •2.1.4 Бис тактового генератора кр580гф24
- •2.2 Модуль памяти
- •2.2.1.1 Расчет модуля озу
- •2.2.1.4 Выбор имс для логической схемы выбора страниц озу
- •2.2.2 Модуль пзу
- •2.2.2.4 Выбор имс для логической схемы выбора страниц пзу
- •2.3 Интерфейсный модуль
- •2.3.1 Организация параллельного ввода-вывода информации
- •2.3.2 Организация режима прерываний
- •2.3.2 Организация режима прямого доступа к памяти
- •3 Разработка программных средств мпс
- •3.1 Постановка и формулировка задачи
- •3.3 Разработка программы инициализации на языке Assembler
2.1.4 Бис тактового генератора кр580гф24
Таблица 4 – назначение выводов КР580ГФ24
Обозначение |
Назначение |
RESET |
Сброс (выход) |
RESIN |
Установка 0 (вход) |
RDYIN |
Готовность (вход) |
READY |
Готовность (выход) |
SYNC |
Синхронизация |
STB |
Строб состояния |
С1, С2 |
Фаза 1, 2 |
OSC |
Выход осциллятора |
С |
CLK |
XTAL2, XTAL1 |
Кварцевый резонатор |
Рисунок 4 – УГО ИМС КР580ГФ24
Микросхема КР580ГФ24 представляет собой генератор тактовых импульсов (ГТИ), предназначенный для совместной работы с ЦПУ KP580BM80A. Генератор формирует: высокоуровневые тактовые сигналы С1 и С2 с несовпадающими фазами; они управляют МОП-входами микропроцессора КР580ВМ80А. Cигнал STB “Строб состояния”, который, поступая на системный контроллер, фиксирует состояние шины данных микропроцессора; сигнал RESET “Сброс”.
Генератор опорной частоты при подключении к выводам XTAL1 и XTAL2 кварцевого резонатора обеспечивает высокую стабильность частоты, определяемую основной частотой возбуждения кварцевого резонатора.
Выход генератора опорной частоты выведен на внешний вывод OSC и соединен внутри микросхемы со счетчиком-делителем, входящим в состав тактового генератора.
2.2 Модуль памяти
Память предназначена для хранения и обмена программ и обрабатываемых данных.
Максимальный объем адресуемой памяти в МПС на базе МПК КР580ВМ80А равен 64 кбайт. Память делится на страницы объемом 1 кбайт.
Размер ОЗУ в разрабатываемой микропроцессорной системе – 6 килобайт, страницы с 32 по 37. Для реализации оперативной памяти, в соответствии с заданием использую интегральную микросхему КР537РУ17 объемом 8 килобайт. Размер ПЗУ в разрабатываемой микропроцессорной системе – 10 килобайт, страницы с 34 по 41 и 0,1 страница. Для реализации ПЗУ использую интегральную микросхему КМ1609РР2А объемом 8 килобайт.
ОЗУ большой емкости строятся на основе модуля памяти организованного множеством ИМС. Самый распространенный способ – страничный способ. Его особенности: все ОЗУ разбиваются на страницы, входы CS одной страницы объединяются. На них подается сигнал с выхода дешифратора выбора страниц. 2.2.1 Модуль ОЗУ
Оперативное запоминающее устройство (ОЗУ) – это энергозависимая память для кратковременного хранения информации программ и данных.
ОЗУ – основная память, в которой хранятся программы и обрабатываемые данные, по которым работает МП. Для организации модуля ОЗУ используются ИМС серии КР537 – КР537РУ17.
Требуется организовать память объемом 8 килобайта, страницы с 54 по 61.
Таблица 5 – Назначение выводов К537РУ17
Обозначение |
Назначение |
А0-А12 |
Шина адреса |
DI01-DI07 |
Шина данных |
WR/RD |
Запись/чтение |
CEO |
Управляющий сигнал |
СS1,CS2 |
Выбор микросхемы |
Рисунок 5 – УГО ИМС К537РУ17