
- •А.Л. Ахтулов, л.Н. Ахтулова, с.И. Смирнов основы микропроцессорной техники
- •Содержание
- •Глава 1. Структура, архитектура и функционирование Электонных Вычислительных Машин и микропроцессорных систем
- •1.1. История развития информации и вычислительной техники
- •1.2. Этапы развития электронно-вычислительной техники
- •1.3. Классическая архитектура электронной вычислительной машины и принципы фон Неймана
- •1.4. Архитектура мини-эвм и микропроцессора
- •1.5. Принцип работы микро-эвм
- •Глава 2. Числа, кодирование и арифметические операции
- •2.1. Арифметические основы микропроцессорной техники
- •2.2. Двоичная арифметика
- •2.3. Дополнительный код
- •2.4. Арифметика в дополнительном коде
- •2.5. Группировка бит
- •2.6. Буквенно-цифровой код
- •Глава 3. Основные элементы микропроцессорной техники
- •3.1. Логические элементы
- •3.2. Электронные логические вентили
- •3.3. Комбинации логических элементов
- •3.4. Практическая реализация логических вентилей
- •3.5. Задержка на распространение сигнала
- •3.6. Ограничения по входу и выходу
- •3.7. Тристабильные элементы
- •3.8. Мультиплексор и демультиплексоры
- •3.9. Дешифраторы
- •3.10. Модули интегральных микросхем
- •3.11. Триггеры и защелки
- •3.12. Тактирование фронтом сигнала
- •3.15. Триггеры с дополнительными входами для установки и очистки
- •3.16. Регистры и сдвиговые регистры
- •3.17. Счетчики
- •Глава 4. Программируемые логические устройства
- •4.1. Программируемая логическая матрица
- •4.2. Программируемая матричная логика
- •4.3. Сложные программируемые логические устройства
- •4.4. Программируемые вентильные матрицы
- •4.5. Пример счетчика с прямым/обратным счетом
- •4.6. Временные диаграммы
- •4.7. Модель конечного автомата
- •4.8. Синтез конечных автоматов
- •Глава 5. Полупроводниковая память
- •5.1. Микросхемы rom
- •5.2. Затенение rom
- •5.3. Прожигаемая при изготовлении память rom
- •4.4. Память prom
- •5.5. Память eprom
- •5.6. Системная память
- •5.7. Быстродействие озу
- •5.8. Динамическая и статическая память
- •5.9. Память типа dram
- •5.10. Статическая память
- •5.13. Подсистема памяти
- •5.14. Организация кэш-памяти
- •5.15. Принципы организации основной памяти в современных компьютерах
- •5.16. Виртуальная память и организация защиты памяти
- •5.17. Модули памяти
- •5.18. Использование оперативной и постоянной памяти
- •Глава 6. Основы микропроцессорной техники
- •6.1. Архитектура простой микро-эвм
- •6.2. Структура простейшей памяти
- •6.3. Состав команд
- •6.4. Структура элементарного микропроцессора
- •6.5. Функционирование микро-эвм
- •6.9. Код коррекции ошибок
- •Глава 7. Микропроцессорная система
- •7.1. Классификация
- •7.2. Определение понятия микропроцессор
- •7.3. Основные характеристики микропроцессора
- •7.4. Шинная структура связей
- •7.5. Логическая структура микропроцессора
- •7.6. Режимы работы микропроцессорной системы
- •7.7. Архитектура микропроцессорных систем
- •7.8. Типы микропроцессорных систем
- •Глава 8. Организация обмена информацией
- •8.1. Циклы обмена микропроцессорной системы
- •8.2. Шины микропроцессорной системы
- •8.3. Организация циклов обмена информацией
- •8.4. Прохождение сигналов по магистрали
- •8.5. Функции устройств магистрали
- •Глава 9. Функционирование процессора
- •9.1. Адресация операндов
- •9.2. Регистры процессора
- •9.3. Система команд процессора
- •Глава 10. Организация микроконтроллеров
- •10.1. Процессорное ядро и память микроконтроллеров
- •10.2. Классификация и структура микроконтроллеров
- •10.3. Система команд процессора мк
- •10.4. Схема синхронизации мк
- •10.5. Память программ и данных мк
- •10.6. Порты ввода/вывода
- •Библиографический список
- •Основы микропроцессорной техники
- •Издательство государственного образовательного учреждения высшего профессионального образования
- •625000, Тюмень, ул. Володарского, 38
- •6 25039, Г. Тюмень, ул. Киевская, 52
5.18. Использование оперативной и постоянной памяти
Организация ПЗУ или ОЗУ может быть наглядно представлена своеобразной таблицей истинности. Таблица 5.7 представляет собой один из возможных вариантов организации ячеек памяти. Здесь речь идет об ОЗУ 16X4 бит, о чем можно сделать вывод, имея 16 4-разрядных групп (эти группы составляют слова памяти). В табл. 5.7 большинство ячеек памяти пусты, за исключением слова 12, которое содержит данные 0101. В действительности пустые ячейки памяти могут содержать неизвестные сочетания нулей и единиц.
На рис. 5.6 представлена логическая схема ОЗУ 16X4 бит. В этом случае ОЗУ с объемом памяти 64 бит выполняет операцию записи поступающих данных 0101 в ячейку памяти 1210 (11002). На входы данных поступает для записи в память слово 01012, а положение слова в ячейке с адресом 1210 определено величиной 11002 (1210), поступающей на адресные входы.
Таблица 5.7
Структура ОЗУ 16*4 бит
Адрес |
Бит D |
Бит С |
Бит В |
Бит А |
Слово 0 |
|
|
|
|
Слово 1 |
|
|
|
|
... |
… |
... |
… |
... |
Слово 11 |
|
|
|
|
Слово 12 |
0 |
1 |
0 |
1 |
Слово 13 |
|
|
|
|
Слово 14 |
|
|
|
|
Слово 15 |
|
|
|
|
Рис.5.6. Логическая схема ОЗУ 16X4 бит
Затем две команды управления CS и WE переводят ОЗУ в состояние записи. Заметим, что входы активизации записи WE и выбора кристалла CS должны быть в L-состоянии для того, чтобы выполнялась операция записи. Данные 01012 помещаются тогда на место слова памяти по адресу 1210, как показано на рис. 4.25. Некоторые конструктору вызывают активизацию памяти по входу управления CS. В табл. 5.8 приведена таблица истинности такого ОЗУ с объемом памяти 64 бит.
Таблица 5.8
Таблица истинности ОЗУ 16x4 бит
Функциональное состояние |
Входы управления |
Выходы |
|
|
|
|
|
Запись Считывание Ожидание |
0 0 1 |
0 1 * |
Состояние логической 1 Инверсия размещенных данных Состояние логической 1 |
Примечание: * — не имеет значения.
Оперативное
запоминающее устройство находится в
состоянии записи, когда две линии
управления
и
находятся
в L-состоянии.
В ходе операции записи 4 бит данных (D4,
D3,
D2,
D1)
загружаются
в ячейки памяти, на которую указывает
адрес, и в течение этого времени выходы
(
,
)
держатся
в Н-состоянии. Когда входы команд
= 0 и
=
1, ОЗУ
находится в состоянии считывания из
него данных.
В ходе операции инверсное значение слова данных, на которое указывают адресные входы, появляется на выходах. Данные, расположенные в ОЗУ, не разрушаются операцией считывания. В состоянии ожидания все выходы переходят к Н-уровню и никакие данные не проходят через входы D.