
- •А.Л. Ахтулов, л.Н. Ахтулова, с.И. Смирнов основы микропроцессорной техники
- •Содержание
- •Глава 1. Структура, архитектура и функционирование Электонных Вычислительных Машин и микропроцессорных систем
- •1.1. История развития информации и вычислительной техники
- •1.2. Этапы развития электронно-вычислительной техники
- •1.3. Классическая архитектура электронной вычислительной машины и принципы фон Неймана
- •1.4. Архитектура мини-эвм и микропроцессора
- •1.5. Принцип работы микро-эвм
- •Глава 2. Числа, кодирование и арифметические операции
- •2.1. Арифметические основы микропроцессорной техники
- •2.2. Двоичная арифметика
- •2.3. Дополнительный код
- •2.4. Арифметика в дополнительном коде
- •2.5. Группировка бит
- •2.6. Буквенно-цифровой код
- •Глава 3. Основные элементы микропроцессорной техники
- •3.1. Логические элементы
- •3.2. Электронные логические вентили
- •3.3. Комбинации логических элементов
- •3.4. Практическая реализация логических вентилей
- •3.5. Задержка на распространение сигнала
- •3.6. Ограничения по входу и выходу
- •3.7. Тристабильные элементы
- •3.8. Мультиплексор и демультиплексоры
- •3.9. Дешифраторы
- •3.10. Модули интегральных микросхем
- •3.11. Триггеры и защелки
- •3.12. Тактирование фронтом сигнала
- •3.15. Триггеры с дополнительными входами для установки и очистки
- •3.16. Регистры и сдвиговые регистры
- •3.17. Счетчики
- •Глава 4. Программируемые логические устройства
- •4.1. Программируемая логическая матрица
- •4.2. Программируемая матричная логика
- •4.3. Сложные программируемые логические устройства
- •4.4. Программируемые вентильные матрицы
- •4.5. Пример счетчика с прямым/обратным счетом
- •4.6. Временные диаграммы
- •4.7. Модель конечного автомата
- •4.8. Синтез конечных автоматов
- •Глава 5. Полупроводниковая память
- •5.1. Микросхемы rom
- •5.2. Затенение rom
- •5.3. Прожигаемая при изготовлении память rom
- •4.4. Память prom
- •5.5. Память eprom
- •5.6. Системная память
- •5.7. Быстродействие озу
- •5.8. Динамическая и статическая память
- •5.9. Память типа dram
- •5.10. Статическая память
- •5.13. Подсистема памяти
- •5.14. Организация кэш-памяти
- •5.15. Принципы организации основной памяти в современных компьютерах
- •5.16. Виртуальная память и организация защиты памяти
- •5.17. Модули памяти
- •5.18. Использование оперативной и постоянной памяти
- •Глава 6. Основы микропроцессорной техники
- •6.1. Архитектура простой микро-эвм
- •6.2. Структура простейшей памяти
- •6.3. Состав команд
- •6.4. Структура элементарного микропроцессора
- •6.5. Функционирование микро-эвм
- •6.9. Код коррекции ошибок
- •Глава 7. Микропроцессорная система
- •7.1. Классификация
- •7.2. Определение понятия микропроцессор
- •7.3. Основные характеристики микропроцессора
- •7.4. Шинная структура связей
- •7.5. Логическая структура микропроцессора
- •7.6. Режимы работы микропроцессорной системы
- •7.7. Архитектура микропроцессорных систем
- •7.8. Типы микропроцессорных систем
- •Глава 8. Организация обмена информацией
- •8.1. Циклы обмена микропроцессорной системы
- •8.2. Шины микропроцессорной системы
- •8.3. Организация циклов обмена информацией
- •8.4. Прохождение сигналов по магистрали
- •8.5. Функции устройств магистрали
- •Глава 9. Функционирование процессора
- •9.1. Адресация операндов
- •9.2. Регистры процессора
- •9.3. Система команд процессора
- •Глава 10. Организация микроконтроллеров
- •10.1. Процессорное ядро и память микроконтроллеров
- •10.2. Классификация и структура микроконтроллеров
- •10.3. Система команд процессора мк
- •10.4. Схема синхронизации мк
- •10.5. Память программ и данных мк
- •10.6. Порты ввода/вывода
- •Библиографический список
- •Основы микропроцессорной техники
- •Издательство государственного образовательного учреждения высшего профессионального образования
- •625000, Тюмень, ул. Володарского, 38
- •6 25039, Г. Тюмень, ул. Киевская, 52
3.5. Задержка на распространение сигнала
В электронных логических схемах переключение из одного состояния в другое происходит не мгновенно. Поэтому скорость работы схемы определяется тем, насколько быстро может измениться ее состояние. Соответствующий параметр схемы называется задержкой на распространение сигнала. Как он вычисляется, показано на рис. 3.25. Выходное состояние изменяется с некоторой задержкой относительно момента изменения входного состояния. Обычно задержка определяется как интервал времени между точками, лежащими посередине графиков переходных характеристик входного и выходного сигналов (рис. 3.25). Еще одной важной характеристикой схемы является время перехода, измеряемое как время между точками с 10- и 90-процентным изменением сигнала. С увеличением задержки на распространение сигнала по различным маршрутам максимальная скорость функционирования логической схемы снижается.
Рис. 3.25. Задержка на распространение сигнала и время перехода
3.6. Ограничения по входу и выходу
Количество входов логического вентиля называется его нагрузочной способностью по входу или коэффициентом объединения по входу (fan-in). Количество входов логических вентилей, с которыми соединен выход данного вентиля, называется его нагрузочной способностью по выходу или коэффициентом разветвления по выходу (fan-out). В реальных микросхемах значения этих двух параметров невелики, поскольку с их увеличением возрастает задержка на распространение сигнала, а следовательно, снижается скорость работы схемы.
Каждый транзистор повышает общее сопротивление вентиля в КМОП-схеме, а с увеличением сопротивления работа схемы замедляется и такие ее характеристики, как уровни сигнала и запас помехоустойчивости, ухудшаются. Поэтому нагрузочную способность по входу и по выходу обычно ограничивают до значений, не превышающих 10.
Если исходная схема предполагает наличие вентиля с большим количеством входов, в нее просто добавляют еще один вентиль того же типа. Если же количество выходов вентиля превышает допустимый предел, можно просто использовать две копии этого вентиля.
3.7. Тристабильные элементы
В логических вентилях, о которых шла речь до сих пор, выходы двух вентилей не соединяться между собой. С логической точки зрения, такое соединение не имеет смысла, поскольку в том случае, если один вентиль генерирует на выходе значение 1, а другой — значение 0, непонятно, что должен означать объединенный сигнал. Но что еще более важно, в микросхемах КМОП значение 1 на выходе вентиля соответствует созданию прямого соединения между выходом вентиля и точкой Vsupply, тогда как выходное значение 0 соответствует соединение с землей. Поэтому, если соединить выходы двух вентилей в тот момент, когда на них будут противоположные значения, источник питания соединится с землей и произойдет короткое замыкание, которое может повредить вентили.
Конечно, при проектировании компьютерных систем нередко встречаются ситуации, когда входной сигнал схемы может исходить от одного из множества разных источников. В таких случаях используются мультиплексорные логические схемы. В качестве альтернативы можно использовать специальные вентили, называемые буферами с тремя состояниями. У такого вентиля возможны не два, а три состояния. Он может генерировать обычные сигналы, то есть 0 и 1, а его третье состояние определяется состоянием выходного контакта, в котором он электрически отсоединен от входа того вентиля, которым должен управлять.
Принципиальная схема буфера с тремя состояниями показана на рис. 3.26, а. У него два входа и один выход. Работой буфера управляет разрешающий вход, обозначенный на схеме как е. Когда е = 1, на выходе вентиля f то же логическое значение, что и на входе х. Когда е = 0, выход находится в высокоимпедансном сопротивлении Z. Эквивалентная логическая схема показана на рис. 3.26, б. Треугольник на этом рисунке представляет неинвертирующий повторитель. Это схема, не выполняющая никакой логической операции, — на ее выходе просто повторяется выходной сигнал.
Рис. 3.26. Буферы с тремя состояниями: символическое представление (а); эквивалентная схема (б); таблица истинности (в); реализация (г)
Если объединить ее с ключом, как на рис. 3.26, б, новая схема будет работать в соответствии с таблицей истинности, приведенной на рис. 3.26, в. Эта таблица определяет функцию с тремя состояниями. Как она реализуется, показано на рис. 3.26, г. Два параллельно соединенных транзистора, n-МОП и р-П, образуют ключ, соединенный с выходом повторителя. Поскольку входные сигналы транзисторов этих двух типов противоположны, необходим инвертор. Когда е = 0, оба транзистора открываются, размыкая ключ. Когда е = 1, оба транзистора закрываются, замыкая ключ.
Схема повторителя может управлять множеством входов других вентилей, общее количество которых превышает возможности обычной логической схемы. Для этого в схеме повторителя нужны транзисторы большего размера. Потому-то в нее и включена цепь из двух вентилей НЕ, реализованных на основе более крупных транзисторов, чем те, которые обычно используются в логических вентилях.
Представляет интерес, для чего в выходном ключе понадобился транзистор р-МОП, если, с логической точки зрения, достаточно одного транзистора n-МОП. Дело в том, что эти транзисторы должны «передавать» логическое значение, генерируемое драйверной схемой, на выход f. Особенность описанных транзисторов заключается в том, что транзистор n-МОП хорошо передает логическое значение 0, но плохо передает значение 1, а транзистор р-МОП, напротив, хорошо передает логическое значение 1, но плохо передает значение 0. Если параллельно соединить эти два транзистора, оба значения будут передаваться одинаково хорошо.
Интегральные элементы семейства ТТЛ (транзисторно-транзисторной логики) используются очень широко. Выход обычного устройства ТТЛ может быть либо логической 1 либо 0. Поэтому невозможно подсоединять выходы стандартных элементов ТТЛ на общую шину микро-ЭВМ (шину данных, например). Были введены специальные элементы ТТЛ, выходы которых могут быть объединены на обшей шине. Эти элементы называются тристабильными (имеющими три состояния). Им присущи состояние на выходе логического 0, логической 1 и особое состояние высокого сопротивления Z. Когда тристабильный элемент находится в состоянии высокого сопротивления Z, его выход отсоединяется от шины.
Логическая схема элемента шинного буфера представлена на рис. 3.27. Этот буфер обладает тристабильными выходами, и его действие описывается таблицей истинности (табл. 3.8). У шинного буфера имеется один L-активный вход активизации, а проходящие через элемент данные не инвертируются. Когда элемент шинного буфера сброшен, его выход находится в состоянии высокого сопротивления (плавает) и не оказывает на шины никакого влияния.
Рис.3.27. Шинный тристабильный буфер
Таблица 3.8
Таблица истинности тристабильного шинного буфера
Функциональное состояние |
Входы |
Выход |
|
Y |
|
Активизирован |
0 0 0 1 |
0 1 |
Сброшен |
1 0 1 1 |
Высокое сопротивление |
В этом состоянии выход элемента отсоединяется от шины, т. е. не выдает на шину и не принимает от не никакой информации.