- •1. Память эвм. Классификация.
- •2. Основные характеристики памяти.
- •3. Банк памяти.
- •4. Шины расширения. Назначение. Пропускная способность. Сихронные, асинхронные шины расширения. Синхронный, асинхронный обмен.
- •5. Шины расширения. Системные ресурсы. Конфигурирование. Интерфейс. Конструктивная, информационная, электрическая совместимость.
- •6. Pci. Адресация памяти, портов, конфигурационных регистров.
- •8. Прерывания ibm pc. Вектор прерывания.
- •9. Функции контроллера прерываний.
- •10. Реакция системы прерываний на запрос irq.
- •11. Инициализация контроллера прерываний.
- •12. Немаскируемые аппаратные прерывания.
- •13,14. Контроллер прямого доступа к памяти. Назначение каналов. Общение принципы организации пдп.
- •15. Системный порт. Назначение. Структура.
- •16. Системный таймер. Назначение. Каналы. Структура управляющего регистра.
- •17. Инициализация системного таймера ibm pc.
- •18. Канал управления звуком.
- •19. Классификация пзу.
- •20. Перепрограммируемые пзу.
- •21. Назначение и типы flash-памяти.
- •22,23. Программное обеспечение пзу ibm pc.
- •24. Расширение bios.
- •25,26. Параллельный порт. Интерфейс Centronics. Основные характеристики. Разъемы. Регистры и их адреса.
- •27,28,29. Последовательный порт. Интерфейс rs-232c. Основные характеристики. Формат данных. Разъемы. Регистры и их адреса. Полнодуплексный режим. Трех проводная, четырех проводная связь.
- •30 Инициализация сом порта
- •31. Интерфейс мп. Шина данных. Управление разрядностью шины данных. Контроль по паритету.
- •32. Шина адреса мп. Адресное пространство памяти. Адресное пространство ввода-вывода.
- •33. Командный цикл. Такт магистрали. Цикл магистрали.
- •42. Синхронизация мп. Коэффициент умножения.
- •43,44. Возможности мп фирмы Intel последних поколений.
- •45,46,47. Единицы измерения производительности мк. Микропроцессорные системы. Определения. Типы. Микроконтроллеры. Отличие микроконтроллера от универсальных микропроцессорных систем.
- •49. Устройство управление микроконтроллера.
- •50. Алу микроконтроллера.
- •51. Таймер микроконтроллера (tmr0).
- •52. Система прерывания микроконтроллера.
- •53. Порты ввода-вывода микроконтроллера.
- •55. Классификация вс в зависимости от числа потоков команд и данных.
11. Инициализация контроллера прерываний.
CLI ; IF = 0
mov AL , 11h
out 20 , AL
; ICW2
mov Ah , 08h
out 21h , AL
; ICW3
mov AL , 04h
out 21h , AL
; ICW4
mov AL , 1Fh
out 21h , AL
STI
Инициализация контроллера прерывания.
Приказы инициализации ПКП:
ICW1 – конфигуратор контроллера 020h (0A0h):
-
показывает какое подключение ПКП (0-каскадное или 1-одиночное)
-
показывает какое прерывание (0-по перепаду или 1-по уровню)
ICW2 – указание базового адреса вектора прерывания 021h (0A1h):
Базовый адрес закрепляется за нулевым входом ПКП. ПКП имеет 8 входов, следовательно, три младших бита (2, 1, 0) базового адреса должны быть равны 0. Остальные адреса формирует ПКП, складывая базовый адрес с номером входа ПКП на который поступил запрос. Например, базовый адрес ПКП 08h, запрос поступил от клавиатуры, которая использует первый вход ведущего ПКП, следовательно адрес вектора – 08h + 01h = 09h
ICW3 – связь контроллеров прерываний:
Ведущий ПКП.
При инициализации ведущего ПКП (021h) сообщает, к каким его входам подсоединены ведомые контроллеры. Единичное значение разряда, если к входу ПКП подключен ведомый ПКП. Нулевое значение разряда, если к входу ПКП подключен контроллер внешнего устройства.
Ведомый ПКП:
При инициализации ведомого ПКП (0A1h) сообщает, к какому входу ведущего ПКП подключен ведомый ПКП. Номер входа ведущего ПКП указывается трехразрядным двоичным кодом (биты 2, 1, 0), остальные разряды равны 0.
ICW4 – режим работы ПКП 021h (0A1h):
Указывает тип микропроцессора, ведомый или ведущий ПКП, буферизирована ли системная шина.
12. Немаскируемые аппаратные прерывания.
Обрабатываются МП не зависимо от состояния флага разрешения прерывания IF, к ним относятся прерывания, поступающие на вход NMI и SMI МП.
Сигнал на входе NMI поступает от схем контроля паритета памяти, от схем контроля шины ISA (сигнал IOCHK), от схем контроля шины PCI (сигнал поступает по линиям SERR).
В компьютерной системе можно заблокировать маскируемые аппаратные преры- вания, обнулив 2 и 3 разряды системного порта 61h. Сигналы схем контроля не по- ступят на вход NMI МП.
Обработчик прерывания – 1, адрес вектора – 0.
Если во время обработки не маскируемого прерывания снова появится сигнал на входе NMI, то вложенности прерываний не будет. Повторный вызов обработчика прерываний NMI возможен только после выполнения команды IRET.
Обработчик прерывания может определить источник прерывания, проанализировав 6 и 7 разряды системного порта 61h.
Прерывания на входе SMI МП возникают от схем чипсетов, участвующих в управ- лении энергопотребления. По этому сигналу МП переходит в режим SMM.
В спец. памяти SM RAM (а не в стековой памяти) сохраняется словосостояние МП (адрес следующей команды и регистр флагов), после чего начинает выполняться обработчик прерываний, находящийся по определенному адресу в памяти SM RAM.
В режиме SMM прерывания запрещены.
Выход из режима SMM происходит при выполнении команды RSM.