53. Порты ввода-вывода микроконтроллера.
МК имеет 2 порта ввода-вывода: PORT A, PORT B.
PORT A:
Это 5-разрядный порт (RA4-RA0).
Направление передачи данных для каждой линии программируется отдельно установкой или сбросом битов 4-0 регистра TRIS A.
Установка разряда в 1 настраивает соответствующую линию на ввод. Установка бита в 0 настраивает соответствующую линию на вывод.
PORT B:
Это 8-разрядный двунаправленный порт (RB7-RB0).
Направление передачи данных на линии определяется установкой в 1 или сбросом разрядов регистра TRIS B.
Установка разряда в 1 настраивает соответствующую линию на ввод. Установка бита в 0 настраивает соответствующую линию на вывод.
Все выводы порта B имеют встроенную отключаемую нагрузку в виде регистров, подключенных к шине питания (подтягивающие резисторы).
Нагрузка включается и выключается одновременно для всех выводов при помощи 7 разряда (RBPU) спец. регистра OPTION_REG.
RBPU=1 – нагрузка отключена.
RBPU=0 – нагрузка включена.
Для линий, настроенных на вывод, нагрузка автоматически отключается.
Линия RB0 может использоваться как вход прерывания по фронту.
Линии RB4-RB7 – как входы прерывания по входу.
54. Архитектура вычислительных систем. Основные определения. Классы архитектуры вычислительных систем.
ВС – это совокупность взаимосвязанных и взаимодействующих процессоров или ЭВМ, периферийного оборудования и ПО, предназначенная для сбора, хранения, обработки и распределения информации.
ВС бывают:
*многомашинные, *многопроцессорные.
Многомашинные ВС: несколько процессоров, входящих в ВС, не имеющих об- щей ОП, а имеют каждый свою локальную ОП.
Эффект от применения такой ВС может быть получен только при решении задач, имеющих спец. структуру: задача должна разбиваться на столько слабо связанных подзадач, сколько компов в системе.
Многопроцессорные ВС: наличие в компьютере нескольких процессоров означает, что параллельно может быть организовано много потоков данных и много потто- ков команд. Таким образом, параллельно могут выполняться несколько фрагментов одной задачи. Такая машина имеет общую ОП и несколько процессоров.
55. Классификация вс в зависимости от числа потоков команд и данных.
М. Флинн, 1966.
В 1966 году Флинном был предложен следующий подход классификации архитектур ВС. В основу было положено понятие потока, под которым понимается последовательность элементов команд или данных, обрабатываемая процессором.
Архитектура SISD (ОКОД). Охватывает все однопроцессорные и одномашинные варианты систем, т.е. с одним вычислителем. Все ЭВМ классической структуры попадают в этот класс.
Архитектура SIMD (ОКМД). Предполагает создание структур векторной или матричной обработки. Системы этого типа строятся как однородные, т.е. процессорные элементы идентичны и все управляются одной и той же последовательностью команд. Однако каждый процессор обрабатывает свой поток данных. Под эту схему хорошо подходят задачи обработки матриц или векторов (массивов): задачи и решения систем линейных и нелинейных уравнений, задачи теории поля. В структурах данной архитектуры желательно обеспечивать соединения между процессорами, соответствующие реализуемым математич. зависимостям.
По данной схеме строились системы:
1)Первая суперЭВМ ILLIAC-IV.
2)СуперЭВМ (yber-205; Gray-I, II, III.
Элементы технологии SIMD реализованы в процессорах Intel, начиная с Pentium MMX.
Архитектура MISD (МКОД). Предполагает построение своеобразного процессорного конвейера, в котором результаты обработки передаются от одного процессора к другому по цепочке. ВС этого типа конвейеры должны образовать группы процессоров. Такая архитектура используется в скалярных процессорах суперЭВМ, в которых они применяются как спец. процессоры для поддержки векторной обработки.
Архитектура MIMD (МКМД). Предполагает, что все процессоры системы работают по своим программам с собственным потоком данных. Такая схема часто применяется на вычислительных центрах для увеличения пропускной способности центра. Подобные системы могут быть многомашинными и многопроцессорными.
Пример:
Составить программу, обеспечивающую передачу 17 байт по интерфейсу RS-232C (COM1) со скоростью 9600 бит/с. Кол-во передаваемых бит 8, количество стоповых бит 1, контроль на четность прерывания не используется.
.MODEL CMALL
.STACK 256
.data
DB ‘123456789ABCDEFGI’
.code
MOV AX , @data
MOV DS , AX
; выбор строки
MOV DX , 3FBh
MOV AL , 80h
OUT DX , AL ; 3FBh<7>=1
MOV DX , 3F8h ; 9600 – код 0 0 0 C
MOV AL , 0Ch 3F9h 3F8h
OUT DX , AL
MOV DX , 3F9h
MOV AL , 0
OUT DX , AL
; выбор формата
MOV DX , 3FBh
MOV AL , 00011011b
OUT DX , AL
; запрет прерывания
MOV DX , 3F9h
MOV AL , 0
OUT DX , AL
; продолжение
ДУФ SI , A
MOV CX , 17
AM: MOV AL , [SI]
MOV DX , 3F8h
OUT DX , AL
MOV DX , 3FDh
AS: IN AL , DX
;выделение 5 разряда
AND AL , 00100000b
JZ AS ; переход, если AL=0, <5>=0
INC SI
DEC CX
JNZ AM
MOV AM , 4C00h
INT 21h
END