5)Приёмы построения узлов и устройств на стандартных цифровых интегральных схем.

При разработке схемы возможно несовпадение элементов, входящих в её состав. Типичные ситуации:

1)наличие у имеющихся элементов лишних выходов

2)наличие в корпусе ИС лишних элементов

3)нехватка у имеющегося элемента нужного числа входов

4)недостаточная нагрузочная способность имеющихся элементов.

Можно использовать режим неиспользуемых входов

Для серий КМОП нельзя оставлять свободные выходы т.к. КМОП на входах имеют большое сопротивление и поэтому легко образуются паразитные потенциалы, которые могут изменять работу схемы Для ТТЛ(Ш) строгого запрета на оставление разомкнутых входов пет. но это делать неза­чем, т. к вследствие этого пострадают параметры быстродействия элемента. Подсоединение "лишних" входов к задействованным для КМОП и ТТЛ(Ш) принципиально возможно, но нежелательно, т. к. оно приводит к увеличе­нию нагрузки на источник сигнала, что также сопровождается уменьшением быстродействия источника сигнала.Режимы неиспользуемых элементов

Если не все элементы, имеющиеся в корпусе ИС, использованы в схеме, то неиспользованные также подключены к напряжению питания, которое яв­ляется общим для всего корпуса. Если же мощности, потребляемые элемен­тами в состояниях нуля и единицы, не раины, то имеет смысл поставить неиспользуемый элемент в состояние минимальной мощности, подав на какой-либо из его входов соответствующую константу.Наращивание числа входов. Для этого нужно взять несколько элементов, выходы которых далее объединяются элементом такогоже типа. Для элементов И и ИЛИ это не представляет трудностей: для получения нужного числа входов берется несколько элементов, выходы которых объе­диняются далее элементом того же типа. Наращивание чис ла входов для операций И-НЕ, ИЛИ-НЕ, в сущности, производится аналогичным мето­дом, но в схеме появляются дополнительные инверторы.

Снижение нагрузок на выходах логических элементов

Это может понадобиться, если нагрузки превышают допустимые значения, а также для повышения быстродействия схем, на которое нагрузки элементов сказывают самое непосредственное влияние. Чем больше число нагрузок у элемента — источника сигнала (или нестандартная внешняя нагрузка), тем большее время тратится на достижение выходным сигналом порогового уровня при переключении, т. е. па изменение его логического состояния. Для предотвращения потерь быстродействия из-за нагрузок на выходах сильно нагруженных элементов применяют буферизацию и пи разделение нагрузки.

6)Дешифраторы.

Дешифраторы относятся к преобразователям колов. Двоичные дешифраторы преобразуют двоичный код в код "I из N". В кодовой комбинации этого ко­да только одна позиция занята единицей, а все остальные — нулевые. На­пример, код "I из N", содержащий 4 кодовых комбинации, будет представ­лен следующим образом:унитарный код

1 0 0 0

0 1 0 0

0 0 1 0

0 0 0 1

Из сказанного видно, что двоичный дешифратор, имеющнй п входов, должен иметь 2^П выходов, соот ветотвуЮших числу разных комбинации в и-разряд­ном двоичном коде.

В зависимости от входного двоичного кода на выходе дешифратора возбужда­ется одна и только одна из выходных цепей. Если часть входных наборов не используется, то дешифратор называют не полным, и у него число выходов меньше 2ⁿ.

В условном обозначении дешифраторов проставляются буквы DC. Наращивание размерности дешифратора

Малсраэрядмость стандартных дешифраторов итавит вопрос о наращивании их разрядности Из малоразрядных дешифраторов можно построить схему. эквива­лентную дешифратору большей разрядности. Для этого входное слово делится на поля Разрядность поля младших разрядов соответствует числу входов имеющихся дешифраторов. Оставшееся поле старших разрядов служит для по­лучения сигналов разрешения работы одного из дешифраторов декодирующих поле младших разрядов. Классификация дешифраторов :

1)по типу использования - диодыне, транзисторные, на логических элементах и интегральном исполнении.

2)по типу связи между элементами - потенциальная, импульсная, импульсно - потенциальная.

3)по колличеству используемых выходов - полные и не полные

4)по принципу построения - линейно-одноступенчатые, прямоугольные, пирамидальные-многоступенчатые

5)по способу вывода информации-со страбирующим входом и без него

Входы страбирования разрешают или запрещают выдачу информации. Если выдача запрещена то на всех выходах дешифратора устанавливаются все 1 если выходы инверсные и 0 если прямые. Полным называется дешифратор у которого число выходов соответствует формуле N=2ⁿ, где N - число выходов, n - число входов.

Линейные дешифраторы одноступенчатые и имеют самое высокое быстродействие. Для логических элементов используемых в схеме линейных дешифраторов характерно большое число входов. Максимальный дешифратор 8-256. Достоинства: высокое быстродействие.