Синхронные счётчики семейства ттл

ИЕ7 - двоичный счётчик.

ИЕ6 - двоично-десятичный счётчик.

D1,D2,D4D8 - информационные входы предустановки.

РЕ-инверсное - вход разрешения пред установки

R - вход сброса

+1 - вход разрешения суммирования

-1 - вход разрешения вычитания

1, 2 ,4, 8 - выходы счетчика

Pс-инверсное - выход переноса из старшего разряда.

Pв-инверсное - выход переноса из младшего разряда.

Пусть PE-инверсное равно 0. В этом случае в счётчик записывается информация со входов D1-D8, то есть предустанавливается…

Если на входах 0101, при PE-инверсное равном 0, в счётчик записывается 5 и при PE-инверсном равном 1 и наличии тактовых импульсов на входе +1, счётчик считает 6, 7, 8, 9 и т.д.

На выходе переноса из старшего или младшего разряда на полтакта, формируется сигнал, равный 0, в том случае когда счетчик достигает своего максимального значения.

Для обеспечения каскадного соединения счётчиков, т.е. для увеличения ёмкости счётчиков и количества подсчитываемых импульсов, необходимо соединить выход переноса из старшего разряда Рс-инверсное со входом направления суммирования следующего счётчика (+1) и Рв-инверсное (-1) последующего.

Делители частоты (дч)

Сигнал на выходе делителя частоты получается делением частоты входного сигнала на коэффициент деления (= 2, 4, 8, 16…):

УГО делителя частоты:

ФДЧ - делитель частоты с фиксированным коэффициентом деления

У такого делителя .

Рассмотрим делитель частоты на счётчике ИЕ-7. Первый выход счётчика осуществляет деление на два. Второй - на четыре. Третий - на восемь. Четвёртый - на шестнадцать. У данного счётчика есть возможность предустановки в начальное состояние, которая осуществляется по входу PE, т.е. счётчик может начать считать не с нуля, а с некоторого предустановленного значения.

Цифровые функциональные узлы Арифметические микросхемы ттл Арифметико-логическое устройство (алу)

1. Микросхема к155ип3 - алу

Это 4-разрядное скоростное АЛУ, выполняет 16 логических либо 16 арифметических операций. Для увеличения быстродействия в микросхеме имеется внутренняя схема ускорения переносов. Выходы корпуса на 24 вывода.

A1 - A4, B1 - B4 - входы операндов A и B.

Сn-инверсное - инверсный вход переноса в младший разряд.

S0 - S3 - входы выбора операции.

M:

M=0 - микросхема выполняет арифметические операции,

M=1 - микросхема выполняет логические операции.

F1 - F4 - выходы.

Сn+4-инверсное - инверсный выход переноса из старшего разряда.

G - выход генерации переноса.

P - выход распространение переноса.

K - выход компаратора с открытым коллектором.

Для увеличения разрядности АЛУ используют их каскадное соединение:

2. Схема ускорения переносов к155ип4

Используется для увеличения быстродействия АЛУ и обслуживает 4 корпуса АЛУ. Незаменима при их каскадном соединении, так как в случае 16-разрядного АЛУ значительно уменьшается быстродействие такого устройства.

Cn-инверсное - вход приёма сигнала переноса.

G0 - G3 - вход сигналов генерации переноса.

P0 - P3 - вход сигналов распространения переноса.

Cn+x, Cn+y, Cn+z - сигналы переносов.

P - выход распространения переносов.

G - выход генерации переносов.

Рассмотрим соединение и применение К155ИП4 для 16-ти разрядного АЛУ