Асинхронный (суммирующий) двоично-десятичный счётчик
|
№ |
Q3 |
Q2 |
Q1 |
Q0 |
|
0 |
0 |
0 |
0 |
0 |
|
1 |
0 |
0 |
0 |
1 |
|
2 |
0 |
0 |
1 |
0 |
|
3 |
0 |
0 |
1 |
1 |
|
4 |
0 |
1 |
0 |
0 |
|
5 |
0 |
1 |
0 |
1 |
|
6 |
0 |
1 |
1 |
0 |
|
7 |
0 |
1 |
1 |
1 |
|
8 |
1 |
0 |
0 |
0 |
|
9 |
1 |
0 |
0 |
1 |
|
10 |
1 |
0 |
1 |
0 |
Счётчик построен на четырёх D-триггерах, следовательно, он может считать от 0 до 15. Но в случае десятичного счётчика нам нужно, чтобы он считал от 0 до 9. На состоянии 10 счётчик должен перейти на новый цикл работы. Для этого в схеме используется 3-входовой элемент И-НЕ. Когда счётчик досчитал до 9 (1001) приходит следующий счётный импульс. На входе первого триггера “1”. На выходе Q0, как следует из состояния 9, “1”. На выходе Q3 - также “1”. Все эти три единицы приходят на вход элемента И-НЕ и, соответственно, на его выходе формируется Q0, который подаётся на инверсный вход сброса R всех триггеров и все триггеры сбрасываются в “0”, то есть имеем на выходе счётчика состояние 0 (0000). Получаем, что счётчик считает от 0 до 9, затем сбрасывается и начинает счёт с начала.
Синхронные счётчики
Синхронные счётчики строятся в отличие от асинхронных иначе, так как синхросигнал подается одновременно на все триггеры. В асинхронных синхросигнал подается лишь на 1-ый триггер. Соединение 1-го и 2-го триггера в синхронном счетчике аналогично асинхронному, то есть с выхода предыдущего на вход последующего. Второй и третий триггеры соединяются через элемент И, на который подаются сигналы с выходов предыдущих триггеров, соответственно имеем:
T1 = 1
T2 = Q1 = Q1 T1
T3 = Q1 Q2 = T2 Q2
T4 = Q1 Q2 Q3 = T3 Q3
…
Ti+1 = Ti Qi
Быстродействие синхронных счётчиков значительно выше, чем у асинхронных, так как осуществляется параллельный перенос информации. Но при этом усложняется конструкция и значит меняются аппаратные затраты при реализации счётчика.
Каскадное соединение счетчиков при сквозном переносе
При каскадном соединении счётчиков перенос осуществляется от младшего разряда к старшему, так когда первый счетчик досчитал до своего максимального значения, на выходе CO-инверсное формируется сигнал переноса который подается на вход разрешения счета CJ-инверсное следующего счетчика и т.д. Перенос информации осуществляется последовательно.
Сведения о счётчиках в интегральном исполнении Асинхронные счётчики
ИЕ5
Микросхема ИЕ5 представляет собой два счётчика с разными тактовыми входами C и разными входами сброса R. Первый счётчик реализован на первом триггере и управляется входом C1. Второй счётчик построен на втором, третьем и четвёртом триггерах. И представляет собой трёхразрядный счётчик, управляемый по входу C2. При наличии внешней коммутации: с выхода Q1 на вход C2 … и при подаче счётных импульсов на вход C1 получим четырёхразрядный двоичный счётчик.
Счётчик может использоваться в качестве
делителя частоты, когда первый каскад
осуществляет деление на два (выход 1),
второй каскад осуществляет деление на
2, 4 и 8.
Микросхема ИЕ2 - то же что ИЕ5, но первый каскад осуществляет деление на 2, а второй на 10.