Міністерство освіти і науки України

Полтавський національний технічний університет

імені Юрія Кондратюка

Кафедра комп’ютерної інженерії

Методичні вказівки до виконання курсової роботи

«СИНТЕЗ АЛГОРИТМІЧНОГО БАГАТОТАКТОВОГО ОПЕРАЦІЙНОГО ПРИСТРОЮ»

з дисципліни «Обчислювальна техніка та мікропроцесори» для студентів напряму підготовки 6.050903 «Телекомунікації»

Полтава 2012

ВСТУП

Метою виконання курсової роботи є перевірка ступеня засвоєння студентами матеріалу відповідних модулів навчальної дисципліни «Обчислювальна техніка та мікропроцесори» (для напряму підготовки 6.050903 «Телекомунікації») та отримання практичних навичок проектування алгоритмічних операційних пристроїв накопичувального типу.

Звіт про виконану роботу має бути оформлений на стандартних аркушах формату А4 у тестовому редакторі MS Word (або Open Office.org Writer) та своєчасно поданий на перевірку викладачеві. Логічну схему пристрою рекомендовано виконувати у редакторі MS Visio (або іншому, аналогічному за призначенням) з дотриманням діючих стандартів.

Методичні вказівки містять: варіанти завдань, алгоритм виконання синтезу операційного пристрою (розглянутий на прикладі), рекомендовану структуру звіту. Приклад оформлення титульного аркуша та змісту розрахунково-графічної роботи поданий у додатку.

1. Основні відомості про алгоритмічні операційні пристрої та варіанти завдань

В алгоритмічних операційних пристроях (ОП) задана операція виконується шляхом апаратної реалізації алгоритму цієї операції. У багатотактових (послідовнісних або накопичувальних) ОП задана операція виконується шляхом послідовного потактового виконання функціональних операторів алгоритму цієї операції (мікрокоманд). Потактове виконання операцій задається мікропрограмою, яка складається з мікрокоманд. Мікрокоманда, у свою чергу, складається з однієї або декількох елементарних дій – мікрооперацій. Керуючі сигнали, під впливом яких елементи ОП виконують необхідні елементарні дії називають мікронаказами.

Багатотактовий ОП складається з регістра R (пам’яті), призначеного для збереження результату мікрооперації та комбінаційної схеми (КС), яка забезпечує обчислення логічних умов {X_i}, виконання заданого набору мікрооперацій {Y_i} над р – розрядними вхідними словами {А₁,…, А_Р} і регістром R. Результатом функціонування ОП є множина вихідних s – розрядних кодових слів. Як правило, вхідні та вихідні кодові слова мають однакову розрядність (р = s). Узагальнена структурна схема ОП подана на рисунку 1.

Рис. 1- Структурна схема ОП

Вихідними даними при синтезі ОП є: розрядність ОП (вхідних і вихідних кодових слів), набір виконуваних операцій, тип тригерів та логічних елементів. Результатом синтезу є логічна схема ОП.

Синтез ОП складається з наступних етапів:

1. Побудова на основі набора мікрооперацій таблиці логічних функцій КС, яка формує вихідні слова та функції збудження тригерів регістра R.

2. Мінімізація системи логічних функцій, яка описує КС.

3. Побудова логічної схеми ОП в заданому базисі.

4. Оцінка складності та швидкодії схеми.

5. Перевірка (тестування) правильності функціонування ОП.

Завдання:

1. Синтезувати чотирирозрядний алгоритмічний багатотактовий ОП. Вихідні дані для синтезу за варіантами (тип тригерів для побудови регістра, кількість напрямків прийому та видачі кодових слів, номери і типи виконуваних операцій) подані в таблиці 1. Вміст та позначення мікрооперацій подані в таблиці 2. Крім мікрооперацій, вказаних для конкретного варіанту у останньому стовпчику таблиці 1, ОП обов’язково виконує мікрооперації № 1, 2, 9 з таблиці 2. При синтезі використовувати синхронні двотактові тригери та логічні елементи універсального (булевого) базису. Наприклад, згідно варіанта 1 необхідно синтезувати чотирирозрядний алгоритмічний багатотактовий ОП, який приймає кодові слова з одного напрямку, видає їх на два напрямки, та, крім того, виконує наступні мікрооперації:

• зсув вмісту регістра ліворуч на один розряд (мікрооперація 3 при К=1),

• логічну операцію І над вхідним словом і регістром із записом в регістр мікрооперація 7, якщо ОП2 – логічна операція І),

• встановлення всіх розрядів регістра в 1 (мікрооперація 9, якщо ОП3 – встановлення всіх розрядів регістра в 1).

Для побудови регістра використати синхронні двотактові DV-тригери.

2. Визначити кількість необхідних логічних елементів різних типів, вартість КС ОП за Квайном та оцінити швидкодію пристрою як значення найбільшого інтервалу часу (максимальної часової затримки), потрібного для виконання однієї мікрокоманди.

3. Перевірити правильності функціонування ОП шляхом логічного аналізу (складання таблиці тестування для логічних функції, реалізованих ОП) і моделюванням пристрою у Electronics Workbench.

Перелік обов’язкових складових частин звіту про виконання курсової роботи:

1. Титульний аркуш.

2. Завдання згідно заданому варіанту.

3. Основна частина, яка описує процес синтезу ОП (отримання логічних функцій пристрою та їх мінімізацію).

4. Логічна схема ОП.

5. Оцінка вартості та швидкодії схеми.

6. Таблиця тестування комбінаційної частини ОП. Якщо для отримання таблиці тестування виконувалося моделювання пристрою, разом зі звітом подається для перевірки файл зі схемою моделювання.

7. Висновки по роботі.

Таблиця 1 – Варіанти завдань

Варіант	Тригер	Р, K	S	ОП1	ОП2	ОП3	Мікрооперації
1	DV	1	2	OR	AND	ВСТ1	3,7
2	RS	2	1	AND	NOR	ВСТ0	4,8
3	JK	1	2	NOR	NAND	ВПР1	5,7
4	DV	2	1	NAND	XOR	ВНР1	6,8
5	RS	1	2	XOR	XNOR	ВПР0	3,7
6	JK	2	1	XNOR	OR	ВНР0	4,8
7	DV	1	2	AND	NOR	ВМП1	5,7
8	RS	2	1	NOR	NAND	ВМП0	6,8
9	JK	1	2	NAND	XOR	ВСП1	3,7
10	DV	2	1	XOR	XNOR	ВСП0	4,8
11	RS	1	2	XNOR	OR	ВСТ1	5,7
12	JK	2	1	OR	AND	ВСТ0	6,8
13	DV	1	2	NOR	NAND	ВПР1	3,7
14	RS	2	1	NAND	XOR	ВНР1	4,8
15	JK	1	2	XOR	XNOR	ВПР0	5,7
16	DV	2	1	XNOR	OR	ВНР0	6,8
17	RS	1	2	OR	AND	ВМП1	3,7
18	JK	2	1	AND	NOR	ВМП0	4,8
19	DV	1	2	OR	NOR	ВСП1	5,7
20	RS	2	1	AND	NAND	ВСП0	6,8
21	JK	1	2	NOR	XOR	ВСТ1	3,7
22	DV	2	1	NAND	XNOR	ВСТ0	4,8
23	RS	1	2	XOR	OR	ВПР1	5,7
24	JK	2	1	XNOR	AND	ВНР1	6,8
25	DV	1	2	AND	NOR	ВПР0	3,7
26	RS	2	1	NOR	NAND	ВНР0	4,8
27	JK	1	2	NAND	XOR	ВМП1	5,7
28	DV	2	1	XOR	XNOR	ВМП0	6,8
29	RS	1	2	XNOR	OR	ВСП1	3,7
30	JK	2	1	OR	AND	ВСП0	4,8
31	DV	1	2	NOR	NAND	ВСТ1	5,7
32	RS	2	1	NAND	XOR	ВСТ0	6,8
33	JK	1	2	XOR	XNOR	ВПР1	3,7
34	DV	2	1	XNOR	OR	ВНР1	4,8
35	RS	1	2	OR	AND	ВПР0	5,7
36	JK	2	1	AND	NAND	ВНР0	6,8
37	DV	1	2	OR	NAND	ВМП1	3,7
38	RS	2	1	AND	XOR	ВМП0	4,8
39	JK	1	2	NOR	XNOR	ВСП1	5,7
40	DV	2	1	NAND	OR	ВСП0	6,8
41	RS	1	2	XOR	AND	ВСТ1	3,7
Продовження таблиці 1
42	JK	2	1	XNOR	NOR	ВСТ0	4,8
43	DV	1	2	AND	NAND	ВПР1	5,7
44	RS	2	1	NOR	XOR	ВНР1	6,8
45	JK	1	2	NAND	XNOR	ВПР0	3,7
46	DV	2	1	XOR	OR	ВНР0	4,8
47	RS	1	2	XNOR	AND	ВМП1	5,7
48	JK	2	1	OR	NOR	ВМП0	6,8
49	DV	1	2	NOR	NAND	ВСП1	3,7
50	RS	2	1	NAND	XOR	ВСП0	4,8
51	JK	1	2	XOR	XNOR	ВСТ1	5,7
52	DV	2	1	XNOR	OR	ВСТ0	6,8
53	RS	1	2	OR	AND	ВПР1	3,7
54	JK	2	1	AND	XOR	ВНР1	4,8
55	DV	1	2	OR	XOR	ВПР0	5,7
56	RS	2	1	AND	XNOR	ВНР0	6,8
57	JK	1	2	NOR	OR	ВМП1	3,7
58	DV	2	1	NAND	AND	ВМП0	4,8
59	RS	1	2	XOR	NOR	ВСП1	5,7
60	JK	2	1	XNOR	NAND	ВСП0	6,8
61	DV	1	2	AND	XOR	ВСТ1	3,7
62	RS	2	1	NOR	XNOR	ВСТ0	4,8
63	JK	1	2	NAND	OR	ВПР1	5,7
64	DV	2	1	XOR	AND	ВНР1	6,8
65	RS	1	2	XNOR	NOR	ВПР0	3,7
66	JK	2	1	OR	NAND	ВНР0	4,8
67	DV	1	2	NOR	XOR	ВМП1	5,7
68	RS	2	1	NAND	XNOR	ВМП0	6,8
69	JK	1	2	XOR	OR	ВСП1	3,7
70	DV	2	1	XNOR	AND	ВСП0	4,8
71	RS	1	2	OR	NOR	ВСТ1	5,7
72	JK	2	1	AND	NAND	ВСТ0	6,8
73	DV	1	2	OR	XNOR	ВПР1	3,7
74	RS	2	1	AND	OR	ВНР1	4,8
75	JK	1	2	NOR	AND	ВПР0	5,7
76	DV	2	1	NAND	NOR	ВНР0	6,8
77	RS	1	2	XOR	NAND	ВМП1	3,7
78	JK	2	1	XNOR	XOR	ВМП0	4,8
79	DV	1	2	AND	XNOR	ВСП1	5,7
80	RS	2	1	NOR	OR	ВСП0	6,8
81	JK	1	2	NAND	AND	ВСТ1	3,7
82	DV	2	1	XOR	NOR	ВСТ0	4,8
83	RS	1	2	XNOR	NAND	ВПР1	5,7
Продовження таблиці 1
84	JK	2	1	OR	XOR	ВНР1	6,8
85	DV	1	2	NOR	XNOR	ВПР0	3,7
86	RS	2	1	NAND	OR	ВНР0	4,8
87	JK	1	2	XOR	AND	ВМП1	5,7
88	DV	2	1	XNOR	NOR	ВМП0	6,8
89	RS	1	2	OR	NAND	ВСП1	3,7
90	JK	2	1	AND	XNOR	ВСП0	4,8

Примітки до таблиці:

1. Номери, вміст та позначення мікрооперацій подані у таблиці 2.

2. Позначення логічних операцій ОП1 та ОП2: OR – АБО, NOR – АБО-НІ, XOR – виключне АБО (сума за модулем 2), XNOR – операція еквівалентності, AND – І, NAND – І-НІ.

3. Позначення операцій ОП3: ВСП0 – встановлення розрядів старшої половини регістра в 0, ВСП1 – встановлення розрядів старшої половини регістра в 1, ВМП0 – встановлення розрядів молодшої половини регістра в 0, ВМП1 – встановлення розрядів молодшої половини регістра в 1, ВНР0 – встановлення непарних розрядів регістра в 0, ВНР1 – встановлення непарних розрядів регістра в 1, ВПР0 – встановлення парних розрядів регістра в 0, ВПР1 – встановлення парних розрядів регістра в 1, ВСТ1 – встановлення всіх розрядів регістра в 1, ВСТ0 – встановлення всіх розрядів регістра в 0.

Таблиця 2 – Вміст та позначення мікрооперацій

№	Вміст мікрооперації	Позначення мікрооперації
1	Прийом коду з Р напрямків в регістр.	R:= A1… R:= Ap
2	Видача коду з регістра на S напрямків.	B1:= R… Bs:= R
3	Зсув вмісту регістра ліворуч на К розрядів	R:= Lk(R).0
4	Зсув вмісту регістра праворуч на К розрядів.	R:= 0.Rk(R)
5	Циклічний зсув вмісту регістра ліворуч на К розрядів.	R:= Lk(R).R
6	Циклічний зсув вмісту регістра праворуч на К розрядів.	R:= R.Rk(R)
7	ОП2 над вхідним словом і регістром із записом в регістр.	Наприклад, R:= А1&R
8	ОП1 над вхідними словами із записом в регістр.	Наприклад, R:= А1&A2
9	ОП3 над регістром із записом в регістр.	Наприклад R:= ВНР1(R)