
- •Конспект лекции
- •Поколения эвм
- •2. Системы счисления, представление чисел в различных системах счисления.
- •3. Представление информации в компьютере, методы кодирования информации.
- •Непрерывная и дискретная информация
- •Тема 2. Элементы и узлы эвм
- •2. Сверхоперативная память с прямым и ассоциативным доступом. (рон и Кэш-память). Виртуальная память.
- •Защита памяти
- •Адресация памяти
- •Диспетчер памяти
- •Сегментация памяти
- •Виртуальная память
- •3. Организация памяти в однопроцессорных эвм. Иерархическая память многопроцессорных систем.
- •Тема 3. Периферийные устройства.
- •1. Устройства: ввод-вывод текстовой, графической, мультимедиа информации.
- •Мыши и трекболы.
- •Мышь и трекбол
- •Клавиатура
- •2. Устройства вывода информации. Назначение и технические характеристики.
- •3. Внешние устройства эвм: физические принципы и характеристики
- •Тема 4. Микропроцессоры
- •1. Виды технологии производства мп, поколения мп и их основные характеристики. Базовая архитектура микропроцессорной системы. Обобщенная структура и система команд мп (на базе микропроцессора i8086).
- •2. Функционирование основных подсистем мп. Процессор, структура и функционирование. Командный цикл процессора. Внутренняя организация микропроцессора
- •Тема 5. Архитектура и принципы работы пэвм
- •1. Форматы команд. Способы адресации. Система операций. Классы процессоров (cisc, risc, vliw).
- •2. Арифметико-логическое устройство (алу). Классификация алу.Классическая архитектура эвм и принципы фон Неймана
- •3. Организация оперативной памяти. Основные принципы. Динамическая память. Статическая память.
- •Тема 6. Рабочие станции и серверы
- •1. Подсистема ввода-вывода: параллельный и последовательный обмен. Подсистема прерываний: Обнаружение изменения состояния внешней среды.
- •2. Технологии повышения производительности процессоров. Конвейерная обработка команд. Матричные и векторные процессоры. Технология HyperThreading (ht).
- •3. Базовые представления об архитектуре эвм. Типы архитектур.
- •Тема 7. Специализированные эвм
- •1. Классификация интерфейсов. Внутренние интерфейсы. Внешние интерфейсы. Понятие интерфейса
- •Шинные формирователи
- •Параллельные адаптеры
- •2. Внешние устройства. Накопители массивов информации (взу).
- •Схемная реализация элементарных логических операций. Типовые логические узлы
2. Сверхоперативная память с прямым и ассоциативным доступом. (рон и Кэш-память). Виртуальная память.
Интегральные запоминающие устройства. Полупроводниковые запоминающие устройства разделяются на два принципиально различающихся класса: программно изменяемые (запоминающие устройства с произвольной выборкой, ЗУПВ - поскольку ЗУПВ используются прежде всего в качестве оперативных запоминающих устройств (ОЗУ), именно это обозначение и используется) и неизменяемые (постоянные запоминающие устройства, ПЗУ).
Оперативные запоминающие устройства (ОЗУ). ОЗУ состоит из ячеек памяти, содержимое которых может изменяться программным образом. Используются два типа ОЗУ:статическиеидинамические. Встатических ОЗУ каждый элемент памяти представляет собой триггер, который можно устанавливать, сбрасывать и хранить, таким образом, двоичные 1 или 0. Состояние триггера не изменяется до тех пор, пока в него не будет записана новая информация или не выключится питание ОЗУ.
В динамических ОЗУ в качестве запоминающих элементов используются конденсаторы. Наличие на конденсаторе заряда соответствует логической 1,а отсутствие - 0. Такой принцип хранения информации упрощает ячейку памяти и позволяет располагать их более плотно, однако приходится бороться с утечкой заряда конденсатора, которая происходит за время порядка нескольких миллисекунд. Для коррекции утечки динамические ОЗУ должны периодически регенерироваться.
Регенерация динамического ОЗУ заключается в чтении содержимого последовательных ячеек памяти в течение некоторого времени. Считываемые данные автоматически записываются назад в те же ячейки. В результате все ячейки, в которых записана 1, полностью восстанавливают свой заряд, те же, где записан 0, остаются разряженными. Обычно такие ОЗУ регенерируются по крайней мере каждые 2 мс.
Постоянные запоминающие устройства (ПЗУ). ПЗУ предоставляют возможность постоянного (долговременного) хранения программ и данных, поскольку информация в ПЗУ сохраняется даже при выключении питания. Для изготовления ПЗУ наиболее удачной оказывается МОП-технология, обеспечивающая чрезвычайно плотное размещение элементов ПЗУ. На рис. 13.2 показана упрощенная модель ПЗУ.
Существуют четыре типа ПЗУ: с масочным программированием, программируемые ПЗУ (ППЗУ), репрограммируемые ПЗУ (РПЗУ) и электрически репрограммируемые ПЗУ (ЭРПЗУ).
В ПЗУ с масочным программированием программа заносится изготовителем микросхемы на основе спецификации заказчика (или своей собственной). Эти ПЗУ обычно используются в изделиях, выпускаемых крупными сериями, поскольку они дешевле других ПЗУ и отличаются максимальной плотностью битов.
ППЗУ программируются пользователем электрически с помощью специального устройства, называемого программатором. После того как программа записана в ППЗУ, изменить ее уже нельзя. Такие ПЗУ удобны в тех специальных случаях, когда пользователю требуется в принципе изменяемая программная среда, которая, однако, после установки должна сохраняться определенное время в неизменном виде.
РПЗУ схожи с ППЗУ за тем исключением, что их можно стирать и репрограммировать. Биты программы хранятся в виде заряда на конденсаторе с ничтожно малой утечкой. Стирание выполняется путем облучения ультрафиолетовым светом через прозрачное окошко в корпусе микросхемы. РПЗУ удобно использовать в опытных образцах или мелкосерийных изделиях.
ПЗУ четвертого типа, ЭРПЗУ, можно стирать, не вынимая из схемы. Большим преимуществом ЭРПЗУ перед РПЗУ является возможность стирания небольших областей ПЗУ, в то время как РПЗУ можно стереть только целиком. Типичными применениями ЭРПЗУ являются калиброванные преобразователи, автоматические телефонные номеронабиратели и цифровые телевизионные тюнеры.
Системы памяти. Хранение информации в вычислительной системе не может быть обеспечено одним ЗУ; для получения системы памяти следует объединить несколько устройств. Так, емкость системы можно увеличить, увеличивая число слов и/или длину слова по сравнению с тем, что дает одно устройство. Длина слова увеличивается, если информация параллельно снимается с выходов двух или более ЗУ. Число слов в системе памяти увеличивается при мультиплексировании выходов двух или более ЗУ. Большинство ЗУ содержат средства для такого мультиплексирования.
В системе памяти должны быть предусмотрены возможности расширения адреса. Другими словами, должен быть какой-то способ увеличения числа битов в адресах, на которые отзывается система памяти. Число адресных битов, обеспечиваемое процессором, определяет физическое пространство адресов памяти.
Организация памяти
ЗУ разрабатываются таким образом, что каждое отдельное устройство содержит все основные компоненты: 1) матрицу ячеек памяти, каждая из которых может хранить один бит; 2) логические схемы адресации ячеек памяти; 3) схемы чтения содержимого любой ячейки памяти; 4) схемы записи в ячейки памяти, если используемое запоминающее устройство допускает запись в память.
Для облегчения подключения запоминающих устройств к другим логическим или запоминающим устройствам они содержат входные формирователи, выходные буфера и схемы расширения адреса. С целью достижения высокой скорости работы, большой емкости и низкой стоимости самой матрицы памяти и периферийных устройств используются различные способы внутренней организации памяти.
Пословная организация с линейной выборкой. В простейшем случае матрица памяти имеетпословную организацию с линейной выборкой.Другими словами, длина столбцов матрицы памяти совпадает с числом слов, а длина строки - с числом битов в слове. Для выборки слов используется дешифратор с взаимоисключающими выходными сигналами для каждого слова памяти. Для каждого входного адреса такой дешифратор выбирает одно и только одно слово в матрице памяти. Метод линейной выборки, отличаясь в принципе простотой, требует для большого числа слов большого дешифратора.
Двухступенчатая дешифрация. Такая организация матрицы памяти и логики выборки, при которой возможно использованиедвухступенчатойдешифрации, позволяет уменьшить размер дешифратора. В этом случае одна ступень матрицы памяти соответствует физическому слову, а другая - логическому слову. Физическое слово образуется битами, содержащимися в строке матрицы. Логическое слово включает те биты физического слова, которые выбираются и направляются на выход за одно обращение к памяти. При двухступенчатой дешифрации дешифратор строк выбирает физическое слово, а дешифратор столбцов- одно логическое слово из выбранного физического слова.
Одноразрядная организация. Часто используется способ организации памяти, при котором число сегментов физического слова совпадает с числом битов. Другими словами, длина логического слова составляет 1 бит. Для одноразрядной памяти характерны один выход, квадратная матрица памяти и равные по сложности дешифраторы строк и столбцов.