- •Конспект лекции
- •Поколения эвм
- •2. Системы счисления, представление чисел в различных системах счисления.
- •3. Представление информации в компьютере, методы кодирования информации.
- •Непрерывная и дискретная информация
- •Тема 2. Элементы и узлы эвм
- •2. Сверхоперативная память с прямым и ассоциативным доступом. (рон и Кэш-память). Виртуальная память.
- •Защита памяти
- •Адресация памяти
- •Диспетчер памяти
- •Сегментация памяти
- •Виртуальная память
- •3. Организация памяти в однопроцессорных эвм. Иерархическая память многопроцессорных систем.
- •Тема 3. Периферийные устройства.
- •1. Устройства: ввод-вывод текстовой, графической, мультимедиа информации.
- •Мыши и трекболы.
- •Мышь и трекбол
- •Клавиатура
- •2. Устройства вывода информации. Назначение и технические характеристики.
- •3. Внешние устройства эвм: физические принципы и характеристики
- •Тема 4. Микропроцессоры
- •1. Виды технологии производства мп, поколения мп и их основные характеристики. Базовая архитектура микропроцессорной системы. Обобщенная структура и система команд мп (на базе микропроцессора i8086).
- •2. Функционирование основных подсистем мп. Процессор, структура и функционирование. Командный цикл процессора. Внутренняя организация микропроцессора
- •Тема 5. Архитектура и принципы работы пэвм
- •1. Форматы команд. Способы адресации. Система операций. Классы процессоров (cisc, risc, vliw).
- •2. Арифметико-логическое устройство (алу). Классификация алу.Классическая архитектура эвм и принципы фон Неймана
- •3. Организация оперативной памяти. Основные принципы. Динамическая память. Статическая память.
- •Тема 6. Рабочие станции и серверы
- •1. Подсистема ввода-вывода: параллельный и последовательный обмен. Подсистема прерываний: Обнаружение изменения состояния внешней среды.
- •2. Технологии повышения производительности процессоров. Конвейерная обработка команд. Матричные и векторные процессоры. Технология HyperThreading (ht).
- •3. Базовые представления об архитектуре эвм. Типы архитектур.
- •Тема 7. Специализированные эвм
- •1. Классификация интерфейсов. Внутренние интерфейсы. Внешние интерфейсы. Понятие интерфейса
- •Шинные формирователи
- •Параллельные адаптеры
- •2. Внешние устройства. Накопители массивов информации (взу).
- •Схемная реализация элементарных логических операций. Типовые логические узлы
Тема 7. Специализированные эвм
1. Классификация интерфейсов. Внутренние интерфейсы. Внешние интерфейсы.
2. Внешние устройства. Накопители массивов информации (ВЗУ).
1. Классификация интерфейсов. Внутренние интерфейсы. Внешние интерфейсы. Понятие интерфейса
Интерфейс – это набор аппаратных и программных средств, реализующих стандарт по обеспечению электрической, конструктивной, функциональной, программной совместимости устройств в системе.
Интерфейс (шина) Microbusбыл разработан для построения микропроцессорных систем на основе 8-разрядных МПi8080 и некоторых других. Он получил широкое распространение при объединении в систему не более 10 подключаемых к магистрали ИМС, расположенных в непосредственной близости друг от друга. Для него был разработан ряд интерфейсных БИС. Микропроцессоры, ориентированные на интерфейс Microbus, имеют шину данных с линиямиD7…D0, шину адресов с линиямиA15…А0и шину управления, объединяющую 10 отдельных линий для управляющих сигналов. В шинеMicrobusвсего 34 линии.
Во внешних устройствах шина данных такая же, как в микропроцессоре, но с иными способами адресации. Полный адрес, как правило, для них не требуется, нужен лишь вход выборки кристалла и иногда еще несколько адресных входов. Тип выполняемой операции определяется теми же, что и в микропроцессоре, сигналами (чтение, запись, сброс, запрос прерывания, запрос ПДП). Для запросов прерывания имеется обычно один выход ВУ, поэтому для организации системы с несколькими ВУ необходим специальный приоритетный блок, формирующий для микропроцессора один сигнал прерывания на основе запросов от нескольких ВУ.
Обозначения для сигналов микропроцессорной системы, относящихся к ВУ, а назначение отдельных линий (определенные относительно внешнего устройства) для интерфейса Microbus:
D7…D0- линии шины данных - восемь двунаправленных линий с тристабильными элементами (в специализированных БИС могут быть и однонаправленные линии);
- входной сигнал, низкий уровень которого показывает, что производится обращение к ВУ;
- входной сигнал, низкий уровень которого разрешает ВУ выдавать информацию, если на линии также низкий уровень, в других случаях выход ВУ должен иметь третье состояние;
- входной сигнал, низкий уровень которого в сочетании с низким уровнем на входе разрешает передачу информации во внешнее устройство;
- низкий уровень этого входного сигнала выдается микропроцессором на все ВУ для установки их в начальное состояние. Такой сигнал вырабатывается при включении питания. В зависимости от типа ВУ (ТТЛ, МОП) может потребоваться низкий или высокий активный уровень сигнала сброса, поэтому предусмотрена одновременная выработка сигналов иRESETс минимальной длительностью в 100 мкс.
Временные характеристики сигналов для циклов чтения и записи (рис. 15.1, а, б соответственно):
t1- время от появления действительного адреса до появления сигнала(типично 40 нc, максимальное значение зависит от схемы выборки кристалла);
t2- время от появления сигналадо начала сигнала(типично 70 нc);
t3- время доступа при чтении (от начала сигналадо появления действительных данных на шине), составляющее не более 375 нcпри емкости нагрузки 100 пФ;
t4- время от появления действительного адреса до начала сигнала(не менее 110 нc);
t5- время от появления действительного адреса до появления действительных данных, составляющее не менее 500 не при емкости нагрузки 100 пФ;
t6- время выдержки адреса после окончания сигнала(от 50 до 500 не);
t7- время от смены кода адреса до снятия сигнала(типично 40 нс, максимальное значение зависит от схемы выборки кристалла);
t8- время выдержки данных после конца сигнала(от 0 до 250 нс);
t9- время от начала сигналадо начала строба записи (450 нс);
t10- время от появления действительного адреса до начала строба записи не менее 485 нс);
t11- длительность строба записи (не менее 430 нc);
t12- время выдержки кода адреса после конца сигнала записи (не менее 50 нc);
t13- время от появления дейcтвительных данных до начала сигнала записи (не менее 115 нc);
t14- время выдержки данных после сигнала записи (не менее 100 нс).
Кроме того, в интерфейсе Microbusпредусмотрены сигналы запроса прерыванияINTR(активен высокий уровень), запроса ПДПDRQ, подтверждения ПДП, конца счета при ПДП ТСcопределенными требованиями к иxвременным параметрам.
Интерфейсные БИС
В микропроцессорных системах информацией обмениваются различные блоки (память, дисплей, телетайп и др.). Тем не менее разработан ряд БИС, обслуживающих интерфейсы и с достаточно широкими возможностями реализации заданных алгоритмов обмена. Такие БИС можно считать типовыми, они встречаются в разных интерфейсах как их части.
К типовым интерфейсным БИС относятся шинные формирователи, буферные регистры, параллельные и последовательные адаптеры, блоки обслуживания прерывании, блоки прямого доступа к памяти, таймеры и другие блоки специального назначения.