- •Робоча навчальна програма з дисципліни «мікропроцесорні системи в галузі захисту інформації»
- •Структура програми навчального курсу
- •«Мікропроцесорні системи в галузі захисту інформації»
- •( За вимогами ects)
- •Склад і структура курсу
- •1 Мета та задачі дисципліни, її місце у навчальному процесі
- •1.1 Мета викладання дисципліни, її роль у вищій інженерній освіті
- •1.2 Предмет і задачі вивчення дисципліни
- •1.3 Перелік базисних попередніх дисциплін
- •2 Сруктура і зміст дисципліни
- •2.1 Найменування тем дисципліни, обсяг у годинах
- •2.2 Найменування та зміст модулів і лекцій
- •Тема 1. Архітектура сімейства цифрових сигнальних процесорів adsp-2181 фірми Analog Devises
- •Тема 2. Програмні та апаратні засоби розробки мпс на базі цсп adsp-2181
- •Тема 3. Архітектура цифрового процесора безпеки adsp2141
- •Тема 4. Програмні та апаратні засоби розробки мпс на базі процесора безпеки adsp-2141
- •2.3 Лабораторні заняття
- •2.4 Курсова робота
- •Обов'язкові вимоги до програми
- •2.5 Самостійна робота студентів
- •3 Кредитно-модульна система оцінки знань
- •Розподіл балів (кредитів ects)
- •4 Навчально-методичні матеріали
- •4.1 Основна література:
- •4.2 Додаткова література:
- •4.3. Методичні розробки
- •5 План - заявка дисципліни
- •5 План - заявка дисципліни
1.2 Предмет і задачі вивчення дисципліни
Предметом вивчення дисципліни є архітектура ЦСП та ЦПБ, та принципи розробки мікропроцесорних систем захисту інформації на базі цих процесорів.
Основними задачами дисципліни є:
Вивчення, засвоєння і розуміння студентами основних методик розробки апаратного та програмного забезпечення для проектування мікропроцесорних систем у галузі ЗІ.
Вивчення принципів побудови та функціонування ЦСП та ЦПБ, системи команд асемблера таких процесорів.
Підготовка студентів до виконання кваліфікаційних робіт, тематика яких пов'язана з розробкою систем захисту інформації на базі ЦСП та ЦПБ.
1.3 Перелік базисних попередніх дисциплін
Вивчення дисципліни безпосередньо базується на знаннях і вміннях, отриманих студентами при вивченні дисциплін: “Інформатика та обчислювальна техніка”, “Операційні системи”, “Алгоритмічні мови та програмування”, “Архітектура обчислювальних систем”, “Цифрові пристрої”, “Цифрове оброблення сигналів”.
2 Сруктура і зміст дисципліни
2.1 Найменування тем дисципліни, обсяг у годинах
В табл. 2.1 приведені дані структури та змісту дисципліни.
Таблиця 2.1
№ |
Найменування тем |
Кількість годин ауд / сам | |
Лекції |
Лаб. зан. | ||
1 |
Архітектура цифрових сигнальних процесорів ADSP-2181 фірми Analog Devises |
10/10 |
4/8 |
2 |
Програмні та апаратні засоби розробки МПС на базі ЦСП ADSP-2181 |
8/8 |
4/8 |
3 |
Архітектура цифрового процесора безпеки ADSP-2141 |
8/8 |
4/8 |
4 |
Програмні та апаратні засоби розробки МПС на базі ЦПБ ADSP-2141 |
10/10 |
6/12 |
Всього за семестр: |
36/36 |
18/36 |
2.2 Найменування та зміст модулів і лекцій
Змістовий модуль 1 (9 семестр)
Розробка систем захісту інформації на базі цифрових сигнальних процесорів ADSP-2181
Тема 1. Архітектура сімейства цифрових сигнальних процесорів adsp-2181 фірми Analog Devises
Лекція 1. Огляд цифрових сигнальних процесорів і особливості їх застосування для обробки сигналів та захисту інформації ([1] c. 5-7; [2], с. 10-74; [3], c. 13-16; [4] с. 21-26).
1.1 Огляд по сигнальних процесорах.
1.2 Основи цифрової обробки сигналів із використанням ЦСП.
1.3 Застосування сигнальних процесорів для криптографічного захисту інформації.
1.4 Огляд сімейства ЦСП ADSP-21ХХ фірми Analog Devises.
Лекція 2. Структура ЦСП ADSP-2181 і його особливості ([1] c. 8-20; [2], с. 245-249; [3], с. 32-56; [4] c. 26-32).
2.1 Основні функціональні пристрої.
2.2 Розрядність даних та адресів.
2.3 Структура ядра процесорів сімейства 21хх і додаткові пристрої процесора ADSP-2181.
2.4 Внутрішні і зовнішні шини даних і адресів.
2.5 Карта пам'яті.
Лекція 3. Архітектура обчислювальних пристроїв процесорів сімейства ADSP-21ХХ ([1] c.129-134, c.150-187; [4] c.35-70, з. 493-498).
3.1 Арифметика і типи даних.
3.2 Арифметико-логічний пристрій (ALU).
3.4 Помножувач – накопичувач (MAC).
3.5 Пристрій зсуву (SHIFTER).
Лекція 4. Архітектура пристроїв керування програмою та даними ([1] c.54-55, c. 188-202; [4], c.71-111).
4.1 Пристрій обміну між внутрішніми шинами адреси і даних.
4.2 Генератори адрес даних .
4.3 Програмний автомат.
4.4 Інструкції керування програмою.
4.5 Реєстри статусу і стік статусу.
4.6 Умовні інструкції.
4.7 Зовнішні і внутрішні переривання.
Лекція 5. Iнтерфейсни пристрої ЦСП ADSP-2181 ([1] c. 80-91, c. 203-217, c.80-; [3], с.74-90; [4], c. 113-162, c. 228-230, c. 267-308).
3.1 Паралельній порт і прапори.
3.2 Послідовни порти SPORT0 і SPORT1.
3.3 Порт прямого доступу до зовнішньої байтової пам'яті BDMA.
3.4 Порт прямого доступу до внутрішньої пам'яті IDMA.
3.5 Порт JTAG для відладки програми.
3.5 Таймер.