Книги / ЭВТ-3-Конспект лекций по ДУ-Шарыбин / METOD3_97

53

ЛЕКЦИЯ ТРЕТЬЯ

Устройства MAX 7000 и MAX 7000a

1. MAX(Multiple Array matriX )7000

Семейство MAX7000 объединяет семь серий СБИС PLD. Микросхемы этого семейства позволяют заменить устройство, содержащее до сотни корпусов микросхем средней степени интеграции, и обеспечивают: задержку распространения сигнала от любого входа до выхода СБИС не более 5 нс; устойчивую работу на частотах до 151 МГц; возможность регулирования скорости переключения выходных буферов; возможность использования четырех режимов работы выходных буферов: ввод, вывод, двунаправленный режим работы, работа в режиме открытого коллектора; возможность программирования и перепрограммирования после распайки на плате; работу с пониженным (3.3 В) напряжением питания (таблица 10).

Таблица 10

Характерис-тика	EPM7032 EPM7032V EPM7032S	EPM7064 EPM7064S	EPM7096	EPM7128E EPM7128S	EPM7160E EPM7160S	EPM7192E, EPM7192S	EPM7256E, EPM7256S
Число вентилей	600	1250	1800	2500	3200	3750	5000
Число макроячеек	32	64	96	128	160	192	256
Число БЛМ	2	4	6	8	10	12	16
Максималь-ное число контактов I/O	36	68	76	100	104	124	164
tPD(нс)	6	5	7.5	6	6	7.5	7.5
fCNT(МГц)	151.5	178.6	125	151.5	151.5	125	125

СБИС ряда серий семейства MAX7000 соответствуют требованиям стандарта шины PCI.  

Архитектура устройств МАХ7000, подобно архитектуре MAX5000, основана на блоках логических матриц (БЛМ). Каждый БЛМ состоит из матрицы макроячеек, количество которых равно 16, и блока расширения р-термов (рис.№ 27,29). БЛМ связаны между собой через программируемую матрицу межсоединений (ПММ).

ПММ- это глобальная шина, которая подключена ко всем специальным входам, выводам I/O и макроячейкам, делает сигналы доступными во всем устройстве. Сигналы, требуемые каждому блоку логической матрицы, фактически направлены из ПММ в блок логической матрицы. Ячейка ЭППЗУ управляет одним входом в 2-входовом логическом элементе "И", который выбирает сигнал ПММ для передачи в блок логической матрицы (рис.№ 28).

Макроячейка СБИС PLD серии MAX7000 состоит из трех функциональных блоков: логической матрицы, матрицы выделения р-термов и программируемого регистра (рис.№ 30,31). Каждый регистр макроячейки, как и регистры предыдущих семейств, может быть индивидуально запрограммирован для выполнения операций D, T, JK или SR триггеров с программируемым управлением синхронизации или может быть обойден для комбинаторной операции.

Синхронизация осуществляется тремя видами сигналов:

1. Сигналом общей синхронизации.

2. 

   

   Сигналом общей синхронизации с учётом высокого уровня сигнала разрешения синхронизации.

3. Сигналами из макроячеек или c выводов I/O.

В устройствах EPM7032, EPM7032V, EPM7064 и EPM7096 сигнал общей синхронизации поступает из специального вывода синхронизации, GCLK1(рис.№ 30). В устройствах МАХ 7000E и МАХ 7000S, возможны два общих сигнала синхронизации. Эти глобальные сигналы синхронизации могут быть истинным сигналом CLK или дополнением выводов синхронизации, (GCLK1 или GCLK2) (рис.№ 31).

Каждый регистр поддерживает функции асинхронной предустановки и сброса. Матрица выделения р-термов распределяет р-термы для управления этими операциями. Управление предварительной установкой и очисткой регистров осуществляется высоким уровнем, управление при низком уровне может быть получено инвертированием сигнала внутри логической матрицы (рис.№ 30,31). Кроме того, каждый регистр с функцией очистки может индивидуально управляться низким уровнем через специальный вывод общей очистки (GCLRn).

Все выводы МАХ 7000E и МАХ 7000S имеют быстрый доступ в регистр макроячейки. Этот специализированный путь позволяет сигналу обходить ПММ и комбинаторную логику и доходить до входа D триггера с чрезвычайно быстрым (3-ns) временем входной установки.

Для выполнения комбинаторных операций отводится только пять р-термов в каждой макроячейке. Матрица выделения р-термов определяет р-термы, как для первичных логических входов (к "ИЛИ"- и XOR- схемам), так и для вторичных входов в регистр макроячейки с функциями очистки, предварительной установки, синхронизации и управлением синхронизацией.

Дополнение ресурсов логической матрицы происходит при использовании р-термов блока расширения. В СБИС PLD MAX7000 доступны два вида р-термов расширения:

Общие р-термы расширения являются инвертированными р-термами, подаются обратно в логическую матрицу. Каждый блок логической матрицы имеет 16 общих р-терма расширения, которые могут рассматриваться как объединение одиночных р-термов (один из каждой макроячейки) с инвертированными выводами, которые подаются обратно в логическую матрицу (рис.№ 32). Каждый общий р-терм расширения может использоваться, как отдельно так и совместно, любой или всеми макроячейками в блоке логической матрицы. Когда используются общие р-термы расширения появляется небольшая задержка (t_SEXP).

Параллельные р-термы расширения являются заимствованными из смежных макроячеек, это неиспользуемые р-термы, которые могут быть переданы соседней макроячейке, для быстрого выполнения сложных логических функций. Параллельные р-термы расширения позволяют увеличить число непосредственно передаваемых р-термов макроячейке "ИЛИ" до 20: 5 р-термов обеспечиваются макроячейкой и 15 параллельных р-термов расширения обеспечиваются соседними макроячейками блока логической матрицы (рис.№ 33).

Две группы по 8 макроячеек внутри каждого блока логической матрицы (например, макроячейки с 1 до 8 и с 9 до 16) формируют 2 цепочки для предоставления или заимствования параллельных р-термов расширения. Макроячейка заимствует параллельные р-термы расширения из ниже пронумерованных макроячеек. Например, макроячейка 8 может заимствовать параллельные р-термы расширения из макроячейки 7, из макроячеек 7 и 6 или из макроячеек 7, 6 и 5. Внутри каждой группы 8, самая низко пронумерованная макроячейка может только предоставлять параллельные р-термы расширения, а самая высоко пронумерованная макроячейка может только заимствовать их.

В каждый БЛМ подаются следующие сигналы: 36 сигналов из ПММ, которые используются для общих логических вводов, два сигнала общего управления с четырех специализированных входов, которые могут использоваться как входы общего назначения или для быстродействующих, общих сигналов управления (синхронизация, сброс и два вывода для сигналов ОЕ) для каждой макроячейки и блока управления I/O, прямые входные пути от выводов I/O до регистров, которые используются для быстрой установки синхронизации устройств МАХ 7000E и МАХ 7000S (рис.№ 29).

Блок управления I/O позволяет каждому внешнему контакту I/O быть индивидуально сконфигурированным для ввода, вывода или двунаправленной операции. Все выводы I/O имеют тристабильный буфер, который индивидуально управляется одним из общих сигналов разрешения вывода или непосредственной связью с землей или V_СС (рис.№ 34). Блок управления I/O устройств EPM7032, EPM7032V, EPM7064 и EPM7096 имеет два сигнала разрешения вывода, которые управляются двумя низкоуровневыми сигналами (OE1 и OE2). Блок управления I/O устройств МАХ 7000E и МАХ 7000S имеет шесть общих сигналов разрешения вывода, которые управляются истинным сигналом или дополнением двух сигналов разрешения вывода, комбинацией выводов I/O или набором макроячеек I/O.

Когда управление тристабильного буфера связано с землей, выход находится в высокоимпедансном состоянии и вывод I/O может использоваться как специальный вход. Когда управление тристабильного буфера связано с V_СС разрешается вывод.

Архитектура МАХ 7000 обеспечивает двойную обратную связь ввода - вывода, в которой макроячейка и обратные связи вывода являются независимыми. Когда вывод I/O сконфигурирован как вход, связанная макроячейка может использоваться для скрытой логики.

СБИС PLD МАХ7000S являются внутри программируемыми по стандарту интерфейса JTAG с 4 выводами. ISP (внутренняя система программирования) позволяет быстро выполнять операции разработки и отладки проекта. Архитектура МАХ 7000S внутренне генерирует высокое напряжение программирования, требуемое для программирования ЭППЗУ ячеек, выводы I/O устанавливаются в высокоимпедансное состояние и закрываются, устраняя конфликты плат. Номинальное значение сопротивления закрытого входа I/O 50 кOм.

ISP упрощает поток производства, позволяя устройствам быть установленым на печатные платы со стандартным внутрисхемным испытательным оборудованием прежде, чем они программируются. Устройства МАХ 7000S могут программироваться загрузкой информации через оборудование внутрисхемнго теста (ICT), внедренными процессорами, Altera BitBlaster или с помощью кабелей загрузки ByteBlaster. Программирование устройства после помещения на плату устраняет повреждение корпусов с большим числом выводов(например, QFP корпуса). Устройства МАХ 7000S могут быть перепрограммированы после того, как в систему уже внесена информация. Например, обновления информации могут выполняться с помощью программного обеспечения или модема.

ISP может быть выполнена с адаптивным или постоянным алгоритмом. Адаптивный алгоритм читает информацию из модуля и настраивает последующие шаги программирования так, чтобы достичь наименьшего времени программирования этого модуля. Поскольку некоторые ICT платформы имеют трудности, связанные с адаптивным алгоритмом, Altera предлагает устройства, проверенные с постоянным алгоритмом. Устройства, проверенные с постоянным алгоритмом отмечены суффиксом "F" в обозначении устройства.

Микросхемы МАХ7000 имеют энерго-сохраняющий режим, который поддерживает операцию уменьшения мощности через определяемые пользователем пути сигнала по всему устройства. Это свойство позволяет уменьшить общее потребление энергии более чем 50 %, потому что большинство логических прикладных программ требует только небольшой доли всех логических элементов, для функционирования на максимальной частоте.

Выводы устройства МАХ 7000 могут быть запрограммированы с учетом ряда требований уровней системы:

1. Интерфейс MultiVolt I/O.

Устройства МАХ 7000, за исключением устройств с 44 выводами, поддерживают интерфейс MultiVolt I/O, которое позволяет устройствам МАХ 7000 связываться с помощью интерфейса с системами, которые имеют разные напряжения питания. Устройства с питанием 5.0В во всех корпусах могут быть настроены для 3.3В или 5.0В операций выводов I/O. Эти устройства имеют один набор выводов V_CC для внутренних операций и входные буфера (V_CCINT), и другой набор для драйверов I/O вывода (V_CCIO).

Выводы V_CCINT должны всегда соединяться с питанием 5.0В. Питание V_CCINT уровня 5.0В, как входные пороги напряжения в ТТЛ, и следовательно совместимо с низким уровнем напряжения и входами V_CCINT.

Выводы V_CCIO могут быть связаны с питанием 3.3В или 5.0В, в зависимости от требований вывода. Когда выводы V_CCIO связаны с питанием 5.0В, уровни вывода совместимы с системами питания 5.0В. Когда V_CCIO связан с питанием 3.3В, выходной высокий уровень 3.3В, следовательно совместим с системами питания 5.0В или 3.3В. Устройства, работающие с V_CCIO ниже чем 4.75В, подвергаются большей задержке синхронизации t_OD2 вместо t_OD1.

2. Опция вывода с открытым стоком (Только устройства МАХ 7000S).

Устройства МАХ 7000S могут осуществлять вывод с открытого стока (функционально эквивалентно открытому коллектору) для каждого вывода I/O. Этот вывод с открытым стоком дает возможность устройствам обеспечить сигналы регулирования уровня (например, сигналы разрешения прерывания и записи), которые могут быть сгенерированы любым из нескольких устройств.

3. Управление скоростью нарастания выходного напряжения.

Буфер вывода для каждого контакта I/O МАХ 7000S имеет корректируемую скорость нарастания выходного напряжения, которая может быть сконфигурирована для низко-шумовой или быстродействующей производительности. Более быстрая скорость нарастания выходного напряжения обеспечивает быстродействующие переходы для высокоэффективных систем. Однако, эти быстрые переходы могут вносить шумы в систему. Медленная скорость нарастания выходного напряжения уменьшает шумы в системе, но добавляет номинальную задержку от 4 до 5 нс. В устройствах МАХ 7000E, когда выключен Turbo Bit, скорость нарастания выходного напряжения устанавливается для низкой шумовой работы. Для устройств МАX 7000S, каждый вывод I/O имеет индивидуальный бит ЭППЗУ, который управляет скоростью нарастания выходного напряжения, позволяющий проектировщикам определить эту скорость в базисе “pin-by-pin”.

2. MAX(Multiple Array matriX )7000A

Устройства серии МАХ7000А (и МАХ7000АЕ) это высоко эффективные устройства с высокой степенью интеграции элементов, созданные по принципам усовершенствованной архитектура МАХ устройств. Созданные с использованием КМОП (CMOS) логики, устройства МАХ7000А могут быть перепрограммированы или стёрты как обычное ЭППЗУ подачей напряжения от источника номиналом 3.3 В, содержат от 600 до 10000 вентилей (логических элементов) и систему ISP. Задержка сигнала на элементе составляет 5 нс, а частота синхронизации 178.6 МГц

Таблица 11

Характеристика	EPM7032AE	EPM7064AE	EPM7128A	EPM7256A	EPM7384AE	EPM7512AE
Число вентилей	600	1250	2500	5000	7500	10000
Число макроячеек	32	64	128	256	384	512
Число БЛМ	2	4	8	16	24	32
Максимальное число контактов ввода-выода	36	68	100	164	212	212
tPD(нс)	5	5	6	7.5	7.5	7.5
tSU(нс)	3.2	3.2	4	4.9	4.9	4.9
tFSU(нс)	2.5	2.5	2.5	3	3	3
tCO1(нс)	3	3	3.5	4.5	4.5	4.5
fCNT(МГц)	178.6	178.6	147.1	119.0	119.0	119.0

Элементы серии МАХ7000А совместимы с PCI-устройствами.

В основу архитектуры элементов МАХ7000А положено совмещение производительности и гибкости логических массивов, называемых блоком логических матриц (БЛМ) (рис.№ 35). БЛМ состоит из матриц макроячеек, количество которых равно 16, и блока расширения р-термов. Все БЛМ соединены между собой при помощи программируемой матрицы межсоединений (ПММ) – глобальной шины, которая соединяет любой источник сигнала с любым адресатом в элементе. Сигналы со всех специализированных входов MAX 7000A, контактов ввода-вывода и выходов макроячейки поступают на ПММ, которая осуществляет проведение сигнала во все части устройства. Сигналы, требуемые отдельному БЛМ направлены от ПММ к БЛМ (рис.№ 36). Ячейка ЭППЗУ (электрически программируемого ПЗУ) управляет одним из входов 2-х входового логического элемента "И", который осуществляет выборку нужного сигнала в ПММ и "направляет" его в БЛМ..

В каждый БЛМ поступают сигналы: 36 сигналов от ПММ, эти сигналы используются для основных логических входов; сигналы управления с четырех специализированных входов, которые могут быть использованы как входы общего назначения, либо как входы для высокочастотных сигналов управления (таких как синхронизация, сигнал сброса и сигнал разрешения выдачи) для всех макроячеек и контактов ввода-вывода; отдельные каналы (линии) между контактами ввода-вывода и регистрами используются для передачи высокочастотных сигналов синхронизации.

Структура макроячейки MAX7000A полностью совпадает со структурой макроячейки СБИС PLD MAX7000 (рис.№ 37), а организация БР р-термов основана тем же образом (рис.№ 38, 39).

Программируемый регистр макроячейки может быть синхронизирован одним их ниже перечисленных способов:

1. Сигналом внешней (глобальной) синхронизации. Этот способ позволяет достичь наиболее высокой скорости работы (сводится к минимуму время задержки между синхросигналом и сигналом на выходе)

2. Сигналом внешней (глобальной) синхронизации с учётом высокого уровня сигнала разрешения синхронизации. Сигнал разрешения синхронизации генерируется р-термом. Этот режим позволяет сохранить высокую скорость работы (на уровне режима внешней синхронизации) и при этом позволяет управлять каждым регистром.

3. Сигналом внутренней синхронизации. В этом режиме регистр может быть засинхронизирован либо сигналом с макроячейки, либо с контактов ввода-вывода.

Элементы серии МАХ7000А имеют два входа для сигнала внешней синхронизации (рис.№ 35). Эти синхросигналы могут быть как прямыми так и инверсными, подаются на входы GCLK1, GCLK2.

Кроме того, каждый регистр поддерживает возможность асинхронной установки и сброса (рис.№ 37). Матрица выделения р-термов распределяет р-термы для реализации этих операций. Сигнал сброса может подаваться на регистр со специализированного входа общего сброса (GCLRn).

Все контакты ввода-вывода элементов серии МАХ7000А подсоединены к быстрым магистралям, идущим к регистрам макроячеек. Эти специализированные шины позволяют сигналу в обход ПММ и комбинационных схем, поступать на синхровход D триггера (со временем установки  2,5 нс).

Наличие блока управления вводом-выводом позволяет каждому контакту ввода - вывода быть индивидуально настроенным на выполняемую операцию: ввод, вывод либо двунаправленная работа. Все контакты ввода - вывода имеют тристабильный буфер, который управляется (независимо от других) одним из глобальных сигналов разрешения выдачи или может быть непосредственно соединен с входом сигнала GND или V_СС (рис. № 40). Блок управления вводом-выводом имеет от шести до десяти выходных сигналов разрешения выдачи, которые управляются истинным сигналом или двумя инвертированными выходными сигналами ОЕ, подмножеством сигналов на контактах ввода - вывода или подмножеством сигналов на контактах ввода-вывода макроячеек.

Если блок управления тристабильным буфером соединён с землей, то буфер находится в высокоимпедансном положении, то в этом случае контакты ввода-вывода могут быть использованы в качестве специализированных входов; когда управление тристабильным буфером соединено с сигналом высокого логического уровня (сигнал V_CC) разрешен вывод.

Архитектура элементов серии МАХ7000А такова, что элементы содержат две линии обратной связи, благодаря которым макроячейки и контакты обратной связи независимы. Когда контакты ввода-вывода настроены на приём сигнала (работают как входы), связанная с ними макроячейка может быть использована для реализации скрытой логики (buried logic).

Элементы МАХ7000А имеют улучшенный (более быстрый) алгоритм внутреннего программирования. Кроме того, эти элементы имеют бит ISP_Done, который обеспечивает безопасность эксплуатации устройства в случае прерывания операции программирования. Бит ISP_Done программируется самым последним и его задача заключается в отключении всех контактов ввода-вывода от внутренних магистралей устройства. Эта возможность существует только в EPM7032AE, EPM7064AE, EPM7384AЕ и EPM7512AЕ.

Выходы элементов МАХ7000А могут быть определенным образом запрограммированы для обеспечения некоторых системных требований.

1. Интерфейс MultiVolt I/O.

Архитектура элементов МАХ7000А поддерживает возможность многовольтового интерфейса ввода-вывода (MultiVolt I/O), которая позволяет элементам описываемой серии быть использованным в системах с различными номиналами питающих напряжений. Все элементы МАХ7000А независимо от типа корпуса могут быть использованы в устройствах с напряжениями питания: 2.5 В, 3.3 В или 5.0 В. Эти элементы имеют один набор входов (контактов) питания (сигнал V_CC) для осуществления внутренних операций и питания входных буферов, и другой набор для формирователей сигналов I/O (V_CCIO).

Контакты V_CCIO в зависимости от требований к выходному сигналу могут быть соединены с источником напряжения 2.5 В или 3.3 В. Если входы V_CCIO соединены с источником напряжения 2.5 В, то выходные сигналы с элемента будут совместимыми по уровню с сигналами, используемыми в системах с напряжением питания 2.5 В. Если входы V_CCIO соединены с источником напряжения 3.3 В, то высокому логическому уровню будет соответствовать напряжение 3.3 В, а следовательно в этом случае элементы будут совместимы с системами работающими от источников питания 3.3 В и 5.0 В. Элементы, работающие с уровнем V_CCIO меньшим чем 3.0 В, имеют большую задержку синхронизации t_OD2 по сравнению с t_OD1. В любом из вышеописанных случаев входной сигнал может быть 2.5 В, 3.3 В или 5.0 В.

2. Работа в режиме “открытого” стока.

Элементы МАХ7000А имеют возможность переключить каждый выход отдельно на работу в режиме открытого стока (этот режим эквивалентен режиму открытого коллектора). В этом режиме различные системные сигналы (такие как сигналы прерывания или сигналы разрешения записи) могут быть сгенерированы набором различных устройств.

3. Управление скоростью выдачи информации.

Выходной буфер каждого контакта ввода-вывода элемента МАХ7000А может быть настроен на высокоскоростной режим работы либо на помехоустойчивый режим. В высокоскоростном режиме обеспечиваются меньшие задержки на переключение элементов, что применяется в высокоскоростных системах. Однако, эти высокоскоростные переходы могут внести шумовые помехи в работу устройства. При работе в более медленном режиме уменьшается число помех, но задержка сигнала на элементе возрастает на 4-5 нс. Когда возможность настройки отключена, устанавливается помехоустойчивый режим работы. Каждый контакт ввода-вывода имеет отдельный бит, управляющий режимом работы, что позволяет разработчику определять режим работы для каждого входа-выхода отдельно. В зависимости от выбранного режима работы изменяется время переднего и заднего фронта выходного сигнала.

Контрольные вопросы.

1. Основные характеристики элементов серии MX7000?

2. Основные элементы (блоки) макроячейки СБИС серии MAX7000?

3. Основные характеристики элементов серии MX7000A?

4. Способы синхронизации программируемого регистра?