4. Max(Multiple Array matriX )5000

Микросхемы серии MAX5000, принадлежащие семейству PLD, разработаны с применением новейшей архитектуры и усовершенствованной технологии производства, что обеспечивает более высокую производительность, гибкость и плотность элементов по сравнению с рассмотренными PLD-устройствами. СБИС серии MAX5000 обеспечивают использование от 600 от 3750 вентильных элементов; время распространения сигнала от входа к выходу составляет 15 нс., частота синхронизации (CLK) может достигать 76,9 МГц (таблица 9)

Таблица 9

Наименование	EPM5032	EPM5064	EPM5128	EPM5130	EPM5192
Используемых вентилей	600	1250	2500	2500	3750
Макроячеек	32	64	128	128	192
Логических блоков	1	4	8	8	12
Максимальное число вводов/выводов	24	36	60	84	72
Устр-в расширения	64	128	256	256	384
Вид маршрутизации	Глобально	PIA	PIA	PIA	PIA
TPD, нс.	15	25	25	25	25
TCNT, МГц	76,9	50	50	50	50

Архитектура микросхем серии MAX5000 базируется на совмещении высокой производительности и гибкости логических модулей, называемых блоками логических матриц (БЛМ). СБИС PLD серии MAX5000 содержат от 1 до 12 блоков логических матриц (БЛМ). В состав микросхемы EPM5032 входит 1 блок логических матриц, в то время как элементы EPM5064, EPM5128, EPM5130 и EPM5192 содержат несколько БЛМ.

Каждый БЛМ состоит из трех частей: массива макроячеек, блока расширения (БР) массива р-термов и р-терма выбора матрицы(рис. 23).

Макроячейки, входящие в состав элементов серии МАХ5000, состоят из: логической матрицы и независимо настраиваемых регистров (рис.24). Каждый из регистров может быть запрограммирован на эмуляцию режима работы D, T, JK или RS триггеров, работающих в режиме защелки (flow-through latch), либо в качестве перемычки в операциях объединения (combinatorial operations). Р-терм выбора матрицы решает какие три р-терма будут объединены между собой матрецой ИЛИ, выход с которой является одним из входов XOR-элемента – “исключающего ИЛИ”. Второй вход XOR-элемента используется для выполнения комплекса арифметико-логических функций и закона Де Моргана. Выход XOR-элемента служит входом для программируемых регистров или шунтирования его для операций объединения.

Дополнительные р-термы, называемые вторичными р-термы, используются для управления сигналами: “разрешение выдачи - OE”, установки, сброса и тактирующих сигналов. Установка и сброс р-термов осуществляется подачей низкоуровневого асинхронного сигнала установки и асинхронного сигнала сброса на вход настраиваемой бистабильной ячейки (БЯ). Синхронизация р-термов осуществляется благодаря тому, что каждый регистр имеет независимую синхронизацию и переключается либо по переднему, либо по заднему фронту. Макроячейки, сигнал с которых поступает на выход, могут использоваться для управления состоянием тристабильных буферов блока управления ввода/вывода, посредством сигнала разрешения выдачи (ОЕ).

Дополнительные возможности макроячейки становятся доступными при использовании блока расширении. Каждый БЛМ содержит 32 раздельных БР (элемент EPM5032 содержит 64 БР). Блок расширения р-термов состоит из группы инвертированных p-термов, которые могут быть использованы и разделены между всеми макроячейками, входящими в состав БЛМ, для формирования информации как на комбинаторных, так и на регистровых выходах. (рис.25). Блок расширения выдаёт все сигналы в БЛМ. Один расширитель может подавать сигнал на все макроячейки в БЛМ или на множество р-термов внутри одной макроячейки. Так как расширители могут выдавать сигнал на вторичные р-термы каждой макроячейки, то сложные логические функции могут быть реализованы без использования дополнительных макроячеек.

Специализированные входы используются как высокоскоростные входы общего назначения. С другой стороны, один из специализированных входов может быть использован как высокоскоростной синхро-вход регистровых выходов.

Блок управления вводом/выводом позволяет настроить каждый вход/выход отдельно на вид выполняемой операции: прием, выдача или ввод/вывод попеременно (рис.26). Блок управления вводом/выводом возбуждается сигналами с матрицы макроячеек. Специализированные р-термы макроячеек управляют тристабильным буфером, который в свою очередь выдает сигнал на входные/выходные контакты микросхемы.

Каждый БЛМ поддерживает два вида синхронизации: внешнюю (global clocking) и внутреннюю (array clocking). Глобальная (общая или истинная) синхронизация обеспечивается специализированным синхросигналом CLK. Каждый БЛМ имеет один вход-CLK, поэтому все синхроимпульсы БЯ вне БЛМ могут быть сгенерированы по переднему фронту сигнала, снимаемого с CLK – контакта. Если CLK – вход не использован под сигнал внешней синхронизации, то он (CLK – вход) может быть использован как высокоскоростной специализированный вход.

В режиме внутренней синхронизации, каждый триггер (БЯ) тактируются сигналами р-термов. Каждый входной сигнал или сигнал с внутренних логических элементов (internal logic), может быть использован в качестве тактирующего. Внутренняя синхронизация позволяет настроить каждый триггер (БЯ) на срабатывание по переднему или заднему фронту сигнала внутренней синхронизации, что повышает гибкость макроячейки. Системы, в которых используется множественная синхронизация (multiple clocking) легко собирать, используя EPLD серии МАХ5000.

Каждая БЯ в БЛМ может тактироваться от различных внутренних источников синхроимпульсов; однако возможности внутренней и внешней синхронизации не могут использоваться одновременно в одном БЛМ.

Множество логических матриц соединяется межслойными переходами с программируемыми внутренними связями, общая шина соединяет все входы и выходы, а так же макроячейки, образуя программируемую матрицу межсоединений (ПММ). ПММ проводит только те сигналы, которые необходимы для реализации логических функций в БЛМ.

Эти микросхемы могут объединять законченные подсистемы в едином корпусе, что экономит площадь на плате и уменьшает потребляемое питание.

Контрольные вопросы.

1. Что такое PLD?

2. Классификация (основные характеристики) современных PLD?

3. Основные характеристики устройств серии Classic PLD?

4. Основные характеристики устройств серии MAX5000?