3. Классические pld

Семейство Classic PLD Family объединяет три вида СБИС, позволяющие реализовать логические функции различной степени интеграции. СБИС этого семейства обеспечивают логическую плотность от 300 до 900 вентилей, минимальную задержку распространения сигнала от любого входа до выхода 10 нс., устойчивую работу на частотах до 100 МГц, возможность программирования и перепрограммирования после распайки на плате (таблица 8).

Таблица 8

Характеристика	EP610 EP610I	EP910 EP910I	EP1810
Число вентилей	300	450	900
Число макроячеек	16	24	48
Число используемых выводов	22	38	64
tPD(ns)	10	12	20
fCNT(МГц)	100	76.9	50

Архитектура функционального преобразователя (макроячейки) рассматриваемых СБИС PLD включает программируемые логические матрицы И и ИЛИ, программируемый регистр, блок формирования сигнала и сигнала синхронизации CLK, блок выбора обратной связи.

Регистр каждой макроячейки может индивидуально программироваться на выполнения функций D, T, JK или RS триггера. Если на выходе требуется сигнал непосредственно с матрицы "ИЛИ", то программируемый регистр может быть отключен. Каждый регистр имеет индивидуальный асинхронный вход сброса, подачей сигнала которого управляют специализированные р-термы (рис. 17). Регистры очищаются автоматически при включении питания.

Кроме того, регистры макроячеек могут быть индивидуально синхронизированы сигналом общей синхронизации, или сигналом с любого входа или сигналом обратной связи в матрицу "И". Такая организация вывода I/O позволяет проектировщику программировать выходные линии и линии обратной связи на комбинационный или регистровый (триггерный) режим работы в прямом или инверсном виде.

Сигналы OE /CLK Select управляются одним программируемым битом и могут быть индивидуально сконфигурированы для каждой макроячейки (рис.18). В режиме 0, тристабильный выходной буфер управляется одним р-термом. Если сигнал ОЕ = 1 (выдача разрешена), из выходного буфера "читаются" данные. Если сигнал ОЕ = 0 (выдача запрещена), то выходной буфер переводится в высокоимпедансное состояние. В режиме 0, триггер макроячейки синхронизирован сигналом общей (внешней) синхронизации.

В режиме 1, сигнал ОЕ всегда равен "1" - чтение из выходного буфера всегда допускается, при этом регистр макроячейки может быть синхронизирован синхросигналом матрицы, сгенерированным р-термом. При таком режиме работы каждый регистр может быть синхронизирован любым сигналом в матрице. Регистр может быть сконфигурирован на переключение по переднему либо по заднему фронту. Этот способ управления синхронизацией также поддерживает вентильные способы синхронизации.

Каждая макроячейка имеет возможность выбора сигнала обратной связи, который управляется мультиплексором. Эта особенность позволяет проектировщику, в качестве сигнала обратной связи, использовать сигнал с выхода макроячейки или сигнал с вывода I/O, поступающий обратно в матрицу И. В качестве же выходного сигнала с макроячейки может быть использован Q-выход программируемого регистра или сигнал с комбинационного выхода макроячейки, поэтому различают две разновидности организации обратной связи (рис 19).

Первая разновидность- это глобальная структура обратной связи, т.е. не смотря на то, что используем ли мы в качестве сигнала обратной связи сигнал с Q-выхода программируемого регистра или сигнал с комбинационного выхода макроячейки - этот сигнал будет являться сигналом обратной связи для всех макроячеек.

Вторая разновидность такова, что макроячейка может иметь любую конфигурацию мультиплексора обратной связи из двух возможных: квадрант или двойная. Большинство макроячеек имеет структуру мультиплексора обратной связи типа квадранта: сигнал с вывода I/O макроячейки поступает обратно к другим макроячейкам того же квадранта. Выбранные макроячейки в PLD имеют возможность выбора сигнала обратной связи: сигнал с комбинационного выхода макроячейки поступает обратно к другим макроячейкам того же квадранта или сигнал с вывода I/O макроячейки поступает на все макроячейки элемента. Если сигнал с вывода I/O не используется, то сигнал с выхода макроячейки может поступать на все макроячейки элемента по желанию разработчика. В этом случае, выход сигнал с выхода макроячейки поступает на вход тристабильного буфера и использует шину обратной связи между буфером и вывода I/O.

СБИС серии EP610 имеют 16 макроячеек, 4 специализированных входа, 16 контактов ввода - вывода и 2 входа синхронизации (рис. 20). Каждая макроячейка может иметь доступ к сигналам глобальной шины, которая состоит из дополнительной формы сигналов со специализированных входов и дополнительной формы сигнала с выхода макроячейки или контакта ввода-вывода. Сигнал CLK1 - сигнал со специализированного входа - входа сигнала глобальной синхронизации для регистров макроячеек с 9 по 16. Сигнал CLK2 - сигнал со специализированного входа - входа сигнала глобальной синхронизации для регистров макроячеек 1 до 8. (рис. 20).

В устройствах EP910 может быть реализовано до 450 элементов пригодных для использования логических функций малой (SSI) или средней (MSI) степени интеграции. СБИС EP910 имеют 24 макроячейки, 12 специализированных выводов ввода, 24 вывода I/O, и 2 глобальных вывода синхронизации (рис. 21). Каждая макроячейка может обращаться к сигналам из глобальной шины, которая состоит из канала связи дополнительных специализированных входов, канала связи дополнительных выходов каждой макроячейки или входов I/O. Сигналы CLK1 и CLK2 - специализированные входы синхронизации для регистров макроячеек, от 13 до 24 (для DIP корпуса) и от 1 до 12 (для PLCC корпуса), соответственно.

Внутренняя структура СБИС EP1810(I) усложнена тем, что разделена на четыре квадранта, содержащие по 12 макроячеек, поэтому считается, что эти СБИС имеют высокую степень интеграции (LSI). Восемь из 12 макроячеек в каждом квадранте имеют квадрантную обратную связь и называются "локальные" макроячейки. Оставшиеся 4 макроячейки в квадранте - "глобальные" (рис. 22).

Локальные и глобальные макроячейки могут обращаться к сигналам из глобальной шины, которая состоит из канала связи и дополнительных специализированных входов, канала связи и дополнительных обратных связей из глобальных макроячеек.

Также СБИС EP1810(I) имеют четыре специализированных выхода (один в каждом квадранте), которые могут использоваться как квадрантные входы синхронизации. Если специализированный вход используется для синхроимпульса, этот вывод подает синхроимпульс на входы всех регистров в том выбранном квадранте.

Программируются СБИС CLASSIC FAMILY электрричеством, а перепрограммирование осуществляется ультрофиолетом.