Программируемые I/o сигналы.

Am186CC поддерживает работу 48 программируемых input/output-сигналов (PIO). Каждый из этих сигналов использует физический вывод совместно с какой-нибудь альтернативной функцией. Если в конкретном исполнении альтернативная функция не требуется, то PIO может быть использована, для чего нужно запрограммировать регистры PIO. В этом случае альтернативная функция блокируется и не влияет на вывод. Сигнал PIO может использоваться как входной или выходной, с или без внутренних опорных резисторов (какой именно резистор нужен, зависит от конфигурации вывода и не управляется программно), как выход транзистора с открытым стоком. 3 PIO мультиплексированы с сигналами прерываний, 8 других PIO могут быть использованы для работы с внешними прерываниями.

Программируемые таймеры.

Am186CC имеет три 16-битных программируемых таймера. Таймеры 0 и 1 имеют каждый два внешних вывода (вход и выход). Эти таймеры могут отсчитывать время внешних событий, используя входной контакт а также генерировать нерегулярные сигналы различной формы на выходных выводах. Таймер 2 не присоединен к внешнему выводу. Программное обеспечение может использовать его для генерации прерываний, кодирования в реальном времени или для выработки временных задержек. Программное обеспечение может также использовать таймер 2 как предварительный делитель частоты для таймеров 0 и 1 или как источник запроса DMA. Источником тактовой частоты для таймера 2 служит четверть частоты CPU. Таймеры 0 и 1 кроме этого могут использовать частоты на входных выводах, подсчитывая количество входных логических переходов.

Аппаратный Watchdog Timer.

Am186CC содержит так называемый watchdog timer, с помощью которого происходит генерация NMI (Nonmaskable Interrupt), сброс микроконтроллера, сброс системы при достижении времени простоя определенной величины, задаваемой программно и имеющей диапазон от 2¹⁰ до 2²⁶ тактов процессора. Watchdog timer используется для восстановления контроля над системой после сбоя, вызванного программной ошибкой или детектирования сбоя работы внешнего устройства. Программные ошибки могут быть иногда устранены при помощи перевыполнения операции, сигналом для которого служит генерируемое watchdog-timer-ом прерывание. Если внешнее устройство не отвечает на запрос или отвечает неверно, возможно, необходим сброс микроконтроллера или всей системы, включая и внешние устройства.

Памятно-периферийные интерфейсы (Memory and Peripheral Interface).

Am186CС поддерживает следующие памятно-периферийные интерфейсы.

Системные интерфейсы и Clock Control.

Микроконтроллер работает с шинным интерфейсом для контроля за доступом к контрольным периферийным блокам (peripheral control block (PCB), отображаемой в памяти и пространстве ввода-вывода внешней периферии устройствам памяти. Шинный интерфейс управляет доступом к внутренним устройствам через PCB. Интерфейс допускает программное задание разрядности шины, функцию загрузки с 8- или 16-битного устройства. Шина микроконтроллера мультиплексная, по ней передаются как адресная информация, так и данные, но имеется и чисто адресная шина. Напряжение логической единицы - 3.3 ± 0.3 V. Процессор работает с частотой от 25 МГц до 50 МГц. Для разных температурных режимов работы контроллер выпускается в коммерческом и индустриальном исполнении. В Am186CC возможна подача раздельных тактовых частот для контроллера USB и CPU.

Dynamic Random Access Memory.

Для поддержки DRAM в микроконтроллер встроен контроллер DRAM обеспечивающий glueless интерфейс с временем доступа от 25 нс до 70 нс Extended Data Out (EDO) DRAM (EDO DRAM иногда называют Hyper-Page Mode DRAM). Предусмотрена установка двух банков по 4 Mбита (256 Kбит x 16 бит) DRAM. Микроконтроллер не поддерживает стандарты Page Mode DRAM, Fast Page Mode DRAM, Asymmetrical DRAM и 8-битную DRAM. Интерфейс DRAM использует выводы chip select для обеспечивания интерфейса RAS (Row Address Strobe)/CAS (Coloumn Address Strobe), требуемого DRAM. Контроллер DRAM использует RAS/CAS как для доступа к данным в памяти так и для их перезаписи. Микроконтроллер вырабатывает все требуемые сигналы и не нуждается во внешней логике. Мультиплексные адресные шины DRAM присоединены к нечетным адресным выводам микроконтроллера начиная с A1 микроконтроллера, присоединенной к MA0 DRAM. Выводы RAS мультиплексны с LCS или MCS3, позволяя банку DRAM присутствовать в верхнем или нижнем адресном пространстве. MCS2 и MCS1 выступают в роли нижних и верхних выводов CAS соответственно и определяющих какой байт данных 16-битного слова DRAM активен. Микроконтроллер поддерживает наиболее распространенную функцию DRAM: CAS-Before-RAS. Циклы обновления содержат три паузы для работы DRAM на разных частотах.

Chip Selects.

Микроконтроллер имеет 6 выходов chip select для работы с памятью и еще 8 chip selects для работы с периферийными устройствами или памятью в пространстве I/O. 6 chip selects для работы с памятью могут адресовать три уровня памяти. Каждый периферийный chip select адресует 256-байтный блок смещения программируемой базы адресов. Бит, содержащийся в контрольном регистре каждого CS определяет, будет ли внешний сигнал готовности устройства обработан или будет проигнорирован. Сhip selects может также устанавливать количество состояний ожидания в шинном цикле (обычно 3, для медленных устройств больше или для торможения работы шины). Отличием от 80C186 является поддержка трех состояний выводов chip selects и их активация только при записи в нужный регистр.