IBM370

дится в состоянии “стоп”, запросы на прерывания могут игнорироваться или сохраняться для последующей обработки аналогично тому, как это имеет место в случае, когда процессор за-

щищен от запросов на прерывание соответствующей маской.

Кроме того, процессор переходит в состояние “стоп” в следующих случаях:

—после завершения сброса процессора, если только операция сброса не являлась частью процедуры начальной загрузки программы;

—при установлении равенства адресов, если задан останов при их совпадении.

Выполнение сброса процессора описывается в разделе “Сбросы” этой главы, а описание останова по совпадению адреса дано в разделе “Переключатели сравнения адреса” главы 14.

Кроме того, в некоторых моделях процессор может временно переходить в состояние “стоп” при возникновении прерывания повторного пуска, когда процессор находится в состоянии “ра-

бота”.

Когда процессор находится в состоянии “стоп”, на пульте системы горит лампочка ручного управления.

Состояниям “стоп/работа” соответствуют еще два альтернативных состояния: состояние за-

грузки и состояние “стоп при сбое”. Процессор находится в состоянии “загрузка” при выполне-

нии начальной загрузки программы. Состояние “стоп при сбое” устанавливается при возникно-

вении ряда неисправностей, описанных в главе 12.

В процессоре имеются также и другие состояния, которые используются при техническом обслуживании, выполнении диагностических операций, а также вводе и индикации информации на пульте.

Интервальный таймер изменяет свои показания только тогда, когда процессор находится в состоянии “работа” или в состоянии “загрузка”.

Замечания по программированию

Перевод процессора в состояние “стоп” не влияет на выполнение программы, если только для нее не является существенным соотношение между временем выполнения и реальным временем.

Если в результате машинного сбоя процессор не может закончить выполнение команды, в

состояние “стоп” можно перейти только посредством сброса. Подобная ситуация имеет место и в случае бесконечной последовательности прерываний, возникшей из-за неправильного фор-

мата PSW или постоянного условия прерывания, например от таймера CPU.

Выполнение начавшихся операций ввода-вывода продолжается и после того, как процессор перейдет в состояние “стоп”, вплоть до их завершения. Запросы на прерывания, возникшие в результате завершения операций ввода-вывода, сохраняются для последующей обработки.

4.2.Режимы управления

Предусмотрены два режима управления, определяющие структуру и использование управ-

ляющей информации и информации о состоянии: режим основного управления (режим BC) и

41

режим расширенного управления (режим EC). Режим задается значением бита 12 в слове со-

стояния программы.

Режимы управления определяют: назначение позиций в PSW, использование постоянно распределенных ячеек основной памяти для запоминания кода прерывания и кода длины ко-

манды при прерываниях некоторых классов, обработку прерываний ввода-вывода для каналов

0–5 и способ обработки битов обращения и изменения при выполнении команды ПРОЧИТАТЬ КЛЮЧ ПАМЯТИ. Кроме того, средства регистрации программных событий и динамической пе-

реадресации могут использоваться только в режиме EC, поскольку соответствующие управля-

ющие биты в PSW предусматриваются только в этом режиме.

Режим BC

Врежиме BC слово состояния программы имеет тот же самый формат, что и в Системе

360.Код прерывания и код длины команды при прерывании заносятся в старое PSW. Исключе-

ние составляет PSW, запоминаемое при прерывании от схем контроля. Как и в Системе 360,

прерывания от каналов 0–5 управляются битами 0–5 PSW; в результате выполнения команды ПРОЧИТАТЬ КЛЮЧ ПАМЯТИ биты 29 и 30 регистра R1, соответствующие битам обращения и изменения, устанавливаются равными нулю. Однако во время прерываний, связанных с рас-

ширенными или новыми функциями, используется ряд дополнительных постоянно распреде-

ленных ячеек основной памяти, в том числе для запоминания кода прерывания от схем кон-

троля, а также кода обращения к монитору и номера класса монитора при вызове монитора.

Нулевое состояние бита 12 PSW определяет режим BC. Этот режим предусмотрен во всех моделях процессоров.

Режим EC

В режиме EC поле маски каналов 0–5, поле кода прерывания и поле кода длины команды вынесены из PSW, а поля маски программы и признака результата расположены в PSW на других местах. Кроме того, в PSW введены два дополнительных бита: маска регистрации про-

граммных событий и бит режима переадресации.

Для запоминания кода прерывания и кода длины команды во время прерываний опреде-

ленных классов выделены отдельные ячейки основной памяти. Прерывания ввода-вывода от каналов 0–5 управляются битом 6 PSW, а также битами маски каналов в управляющем реги-

стре 2. Команда ПРОЧИТАТЬ КЛЮЧ ПАМЯТИ обеспечивает получение значений битов обра-

щения и изменения.

Режим EC обеспечивается с помощью аппаратных средств расширенного управления. Этот режим задается значением бита 12 PSW, равным 1.

Если средства расширенного управления установлены, процессор может работать как в ре-

жиме BC, так и в режиме EC в зависимости от состояния бита 12 PSW. Если же бит 12 PSW

равен 1, а средства расширенного управления отсутствуют, фиксируется особый случай спе-

цификации.

42

Замечания по программированию

Выбор режима управления влияет только на те функции, которые в двух режимах опреде-

ляются как различные. Выбор режимов не влияет на работу средств, которые не связаны с би-

тами управления, предусмотренными в PSW только для расширенного режима, а допустимость любой команды не зависит от выбора режима. Несмотря на то что динамическая переадреса-

ция не может быть задана в режиме BC, команды ЗАГРУЗКА РЕАЛЬНОГО АДРЕСА,

СБРОСИТЬ БИТ ОБРАЩЕНИЯ и ОЧИСТКА TLB являются допустимыми и выполняют в этом режиме определенные функции. Команды УСТАНОВИТЬ МАСКУ СИСТЕМЫ, ЗАПИСЬ В ПАМЯТЬ И МОДИФИКАЦИЯ МАСКИ СИСТЕМЫ ЛОГИЧЕСКИМ УМНОЖЕНИЕМ и ЗАПИСЬ В ПАМЯТЬ И МОДИФИКАЦИЯ МАСКИ СИСТЕМЫ ЛОГИЧЕСКИМ СЛОЖЕНИЕМ выполняют за-

данную операцию над крайним левым байтом PSW независимо от того, какой режим указан в текущем PSW. Команда УСТАНОВИТЬ МАСКУ ПРОГРАММЫ устанавливает новую маску про-

граммы независимо от того, какие биты PSW заняты маской.

Запрет установки маски системы

Если бит запрета установки маски системы (бит 1 управляющего регистра 0) установлен в 1,

выполнение команды УСТАНОВИТЬ МАСКУ СИСТЕМЫ подавляется и происходит программ-

ное прерывание по специальной операции. В исходном состоянии значение бита запрета уста-

новки маски системы равно 0.

Когда соответствующее оборудование установлено, оно действует одинаково как в режиме

BC, так и в режиме EC.

Замечания по программированию

Средства подавления команды УСТАНОВИТЬ МАСКУ СИСТЕМЫ можно применять для упрощения преобразования программ, написанных для режима BC, при необходимости обес-

печения их работы в режиме EC.

4.3.Слово состояния программы

Слово состояния программы PSW содержит управляющую информацию; в результате пре-

рывания прежняя информация замещается новой. Дополнительная управляющая информация и информация о состоянии содержатся в управляющих регистрах и постоянно распределенных ячейках основной памяти.

43

Рис. 4.1. Формат PSW в режиме BC

Рис. 4.2. Формат PSW в режиме EC

В одних случаях PSW записывается в память или загружается целиком, в других – только частично. При прерываниях запоминается полное содержимое PSW и происходит выборка но-

вого PSW в качестве текущего. Команда ЗАГРУЗКА PSW задает целиком новое PSW; команда УСТАНОВИТЬ МАСКУ ПРОГРАММЫ устанавливает в PSW новый признак результата и 4 бита новой маски программы; команды УСТАНОВИТЬ МАСКУ СИСТЕМЫ, ЗАПИСЬ В ПАМЯТЬ И МОДИФИКАЦИЯ МАСКИ СИСТЕМЫ ЛОГИЧЕСКИМ УМНОЖЕНИЕМ и ЗАПИСЬ В ПАМЯТЬ И МОДИФИКАЦИЯ МАСКИ СИСТЕМЫ ЛОГИЧЕСКИМ СЛОЖЕНИЕМ заносят новую информацию в крайний левый байт PSW; команда УСТАНОВИТЬ КЛЮЧ PSW вводит новый ключ защиты в

PSW; при последовательном выполнении команд адрес команды в PSW получает приращение,

а при переходах замещается новым значением. Команда ПРОЧИТАТЬ КЛЮЧ PSW использует-

ся для записи в память ключа защиты из PSW; команды ЗАПИСЬ В ПАМЯТЬ И МОДИФИКАЦИЯ МАСКИ СИСТЕМЫ ЛОГИЧЕСКИМ УМНОЖЕНИЕМ и ЗАПИСЬ В ПАМЯТЬ И

44

МОДИФИКАЦИЯ МАСКИ СИСТЕМЫ ЛОГИЧЕСКИМ СЛОЖЕНИЕМ осуществляют запись в па-

мять крайнего левого байта PSW; по команде ПЕРЕХОД С ВОЗВРАТОМ запоминается код длины команды, признак результата, маска программы и адрес команды.

Новое PSW, выбираемое при прерывании или при выполнении команды, становится дей-

ствующим (т.е. информация, переданная в текущее PSW, начинает использоваться для управ-

ления системой) после завершения прерывания или завершения выполнения команды соот-

ветственно. Прерывание для регистрации программных событий, которое вызвано командой,

изменяющей PSW, происходит под управлением того значения маски PSW, которое действо-

вало в начале операции.

На рис. 4.1 и 4.2 представлены форматы PSW в режимах BC и EC.

Формат PSW в режиме BC

Режим BC задается нулем в бите 12 PSW. Ниже следует краткое описание назначения по-

лей PSW.

Маски каналов 0–5. Биты 0–5 определяют, доступен ли процессор для прерываний ввода-

вывода, относящихся к каналам 0–5 соответственно. Когда значение бита маски равно нулю,

соответствующий канал не может вызвать прерывания ввода-вывода, когда бит равен единице

— может.

Маска ввода-вывода (IO). Бит 6 определяет доступность процессора для прерываний ввода-

вывода, относящихся к каналам, начиная с номера 6 и выше. Когда бит маски равен нулю, эти каналы не могут вызвать прерывания ввода-вывода. Если бит равен единице, возможность прерываний ввода-вывода определяется битами масок соответствующих каналов в управляю-

щем регистре 2: когда бит маски канала равен нулю, соответствующий канал не может вызвать прерывание ввода-вывода, а когда этот бит равен единице — может.

Маска внешних прерываний (E). Бит 7 определяет доступность процессора для прерываний,

вызываемых условиями, которые отнесены к классу внешних. Когда этот бит равен нулю,

внешнее прерывание не может произойти. Когда бит равен нулю, возможность внешних преры-

ваний определяется битами масок соответствующих подклассов внешних прерываний в управ-

ляющем регистре 0: когда бит маски подкласса равен единице, условия, относящиеся к этому подклассу, не могут вызвать прерывание; если бит маски подкласса равен единице, прерыва-

ние данного подкласса может произойти.

Ключ защиты. Биты 8–11 являются ключом защиты для процессора. Этот ключ сравнива-

ется с ключом памяти всякий раз, когда производится выборка информации из ячейки, на кото-

рую распространяется защита по выборке.

Режим расширенного управления. Бит 12 определяет формат PSW и режим работы про-

цессора. Если бит равен нулю, формат PSW и работа процессора соответствуют режиму ос-

новного управления. Если бит равен единице, задан режим расширенного управления.

Маска контроля машины (M). Бит 13 определяет доступность процессора для прерываний,

которые вызываются срабатыванием схем контроля машины. Если бит 13 равен нулю, преры-

45

вание от схем контроля не может произойти. Если этот бит равен единице, то прерывания, вы-

званные нарушением в системе или нарушением при обработке команды, разрешены, а раз-

решены ли прерывания, вызываемые другими условиями, определяется битами масок под-

классов прерываний в управляющем регистре 14.

Состояние ожидания (W). Если бит 14 равен единице, процессор находится в состоянии

“ожидание”. Если бит 14 равен нулю, процессор находится в состоянии “счет”.

Состояние задачи (P). Если бит 15 равен единице, процессор находится в состоянии “зада-

ча”. Если бит 15 равен нулю, процессор находится в состоянии “супервизор”.

Код прерывания. Биты 16–31 старого PSW, запоминаемого во время программных преры-

ваний, прерываний при обращении к супервизору, внешних прерываний или прерываний ввода-

вывода, определяют причину прерывания. Когда вводится новое PSW, содержимое этого поля не принимается во внимание.

Код длины команды (ILC). Код в битах 32 и 33 либо указывает длину команды, которая вы-

полнялась последней перед тем, как произошло программное прерывание или прерывание при обращении к супервизору, либо указывает длину команды ПЕРЕХОД С ВОЗВРАТОМ. Когда за-

гружается новое PSW, содержимое этого поля не принимается во внимание.

Признак результата (CC). Биты 34 и 35 содержат код признака результата.

Маска программы. Биты 36–39 являются битами маски программы. Каждый бит относится к одному из особых случаев, возникающих при выполнении программы:

Если некоторый бит маски равен единице, то соответствующий особый случай вызывает прерывание. Если бит маски равен нулю, прерывание не происходит. Бит маски, относящийся к потере значимости, кроме того, определяет, как завершается выполнение сложения и вычита-

ния с плавающей точкой.

Адрес команды. Биты 40–63 задают адрес команды. Этот адрес определяет местонахожде-

ние крайнего левого байта следующей команды.

Формат PSW в режиме EC

Режим расширенного управления задается единицей в бите 12 PSW. Далее приводится краткое описание назначения полей PSW.

Маска регистрации программных событий (R). Бит 1 определяет доступность процессора для прерываний, вызванных программными событиями, которые учитываются средствами ре-

46

гистрации программных событий. Если этот бит равен нулю, никакое программное событие не может вызывать прерывание; если бит равен единице, возможность прерываний определяется битами масок событий в управляющем регистре 9.

Режим переадресации (T). Бит 5 определяет, должно ли производиться динамическое пре-

образование адресов с использованием таблиц сегментов и страниц. Если этот бит равен ну-

лю, переадресация не производится, если бит равен единице, действует механизм динамиче-

ской переадресации.

Маска ввода-вывода (IO). Бит 6 определяет доступность процессора для прерываний ввода-

вывода. Если этот бит равен нулю, прерывание ввода-вывода не может произойти. Если бит равен единице, возможность прерываний ввода-вывода определяется битами масок каналов в управляющем регистре 2: когда бит маски канала равен нулю, канал не может вызвать преры-

вание; когда же этот бит равен единице, запрос от соответствующего канала может послужить причиной прерывания.

Маска внешних прерываний (E). Бит 7 определяет доступность процессора для прерываний,

вызываемых условиями, которые отнесены к классу внешних. Назначение этого бита такое же,

как и в режиме BC.

Ключ защиты. Биты 8–11 являются ключом защиты для процессора. Этот ключ сравнива-

ется с ключом памяти всякий раз, когда производится запоминание информации или когда производится выборка информации из ячейки, на которую распространяется защита от выбор-

ки.

Режим расширенного управления. Бит 12 определяет формат PSW и режим работы про-

цессора. Если этот бит равен нулю, формат PSW и работа процессора соответствуют режиму основного управления. Если бит 12 равен единице, задан режим расширенного управления.

Маска контроля машины (M). Бит 13 определяет доступность процессора для прерываний,

которые вызываются срабатыванием схем контроля машины. Назначение этого бита такое же,

как в режиме BC.

Состояние ожидания (W). Если бит 14 равен единице, процессор находится в состоянии

“ожидание”, если бит 14 равен нулю — в состоянии “счет”.

Состояние задачи (P). Если бит 15 равен единице, процессор находится в состоянии “зада-

ча”, если бит 15 равен нулю — в состоянии “супервизор”.

Признак результата (CC). Биты 18 и 19 содержат код признака результата.

Маска программы. Биты 20–23 являются битами маски программы. Назначение этих битов такое же, как и у битов 36–39 PSW для режима BC.

Адрес команды. Биты 40–63 задают логический адрес команды. Этот адрес определяет ме-

стоположение крайнего левого байта следующей команды.

Назначение битов PSW с номерами 0, 2–4, 16–17, 24–31, 32–39 не определено. В этих би-

тах должны содержаться нули, в противном случае фиксируется особый случай, указывающий на ошибку в спецификации PSW.

47

Особые случаи, связанные с PSW

Распознавание особых случаев, связанных с информацией в текущем PSW, происходит в процессе занесения нового PSW или в процессе выполнения следующей команды.

Распознавание особых случаев во время занесения в PSW

Сразу же после того, как новое PSW становится действующим, происходит программное прерывание по спецификации, если обнаруживаются следующие ошибочные условия:

1.) в режиме EC в какой-либо из неопределяемых битов записана единица;

2.) задан режим EC (бит 12 PSW равен единице) при отсутствии в процессоре средств рас-

ширенного управления.

При этом прерывание выполняется независимо от того, указано ли в PSW состояние “ожи-

дание” или нет. Если неправильное PSW делает процессор доступным для ждущих прерыва-

ний ввода-вывода, внешних прерываний или прерываний от схем контроля, то вначале выпол-

няется программное прерывание, а ждущие прерывания после этого попадают под действие битов маски нового PSW, ставшего текущим в результате программного прерывания.

Если средства для работы в режиме EC не установлены, биты 0–15 и 34–63 неправильного

PSW запоминаются в неизменяемом виде в старом PSW программных прерываний, в битах

16–33 которого запоминаются также код прерывания и код длины команды.

Если во время выполнения команды ЗАГРУЗКА PSW или в результате прерывания при за-

несении PSW обнаруживается одно из двух рассматриваемых условий, код длины команды устанавливается в 0 и вновь занесенное PSW записывается в память в качестве старого PSW;

единственные вносимые при этом изменения в PSW вызваны занесением кода прерывания и кода длины команды в режиме BC. Когда одно из этих условий обнаруживается при выполне-

нии команд УСТАНОВИТЬ МАСКУ СИСТЕМЫ и ЗАПИСЬ В ПАМЯТЬ И МОДИФИКАЦИЯ МАСКИ СИСТЕМЫ ЛОГИЧЕСКИМ СЛОЖЕНИЕМ, код длины команды принимает значение 2 и адрес команды увеличивается на 2 полуслова. PSW, содержащее неправильное значение в поле маски системы, запоминается в качестве старого PSW.

Если при выполнении начальной загрузки программы вводится PSW с одним из упомянутых ошибочных условий, последовательность загрузки не завершается и лампочка загрузки остает-

ся включенной.

Распознавание особых случаев при выполнении следующей команды

Перечисляемые ниже ошибочные условия распознаются только при выполнении следую-

щей команды:

1) записывается адрес команды, в котором бит 63 равен единице (неправильная специфи-

кация); 2) особый случай доступа (адресация, защита, переадресация сегмента, переадресация

страницы, спецификация переадресации), связанный с ячейкой, указываемой адресом коман-

ды или со вторым и третьим полусловами адресуемой команды.

48

Если неправильное PSW делает процессор доступным для ждущих прерываний ввода-

вывода, внешних прерываний или прерываний от схем контроля, соответствующее прерывание выполняется и ошибка в PSW не фиксируется. Аналогично не фиксируются неправильная спе-

цификация или особые случаи при обращении, если в PSW задано состояние ожидания.

При выполнении программного прерывания по спецификации, адресации, защите и специ-

фикации переадресации запоминается значение кода длины команды ILC, которое может быть равно 1, 2 или 3. Эта величина указывает число полуслов, на которое увеличивается адрес ко-

манды. Определить заранее, какое значение кода длины команды запомнится (1, 2 или 3), не-

возможно. Для особых случаев переадресации сегмента и переадресации страницы адрес ко-

манды не изменяется и запоминаемое значение ILC (1, 2 или 3) нельзя определить заранее.

Текущее PSW запоминается в качестве старого PSW (единственные вносимые при этом изме-

нения в PSW вызваны занесением кода прерывания и кода длины команды в режиме BC) и со-

держит неправильное значение, послужившее причиной прерывания.

Замечания по программированию

Выполнение команд ЗАГРУЗКА PSW, УСТАНОВИТЬ МАСКУ СИСТЕМЫ, ЗАПИСЬ В ПАМЯТЬ И МОДИФИКАЦИЯ МАСКИ СИСТЕМЫ ЛОГИЧЕСКИМ УМНОЖЕНИЕМ и ЗАПИСЬ В ПАМЯТЬ И МОДИФИКАЦИЯ МАСКИ СИСТЕМЫ ЛОГИЧЕСКИМ СЛОЖЕНИЕМ подавляется, ес-

ли возникают особые случаи адресации и защиты памяти; таким образом, в старом PSW со-

держится информация о программе, являющейся причиной появления особого случая.

Когда первое полуслово команды может быть выбрано, но обнаруживается особый случай при обращении во время выборки второго или третьего полуслова, код длины команды необя-

зательно соответствует длине выполняемой команды.

Если при выполнении прерывания новое PSW имеет неправильный формат, возникает по-

следовательность прерываний (см. раздел 6.7).

4.4.Управляющие регистры

Управляющие регистры предназначены для хранения и обработки управляющей информа-

ции, которая не содержится в PSW.

Структура адресации дает возможность использовать для целей управления 16 32-

разрядных регистров. Эти регистры не являются частью адресуемой памяти. По команде ЗАГРУЗКА УПРАВЛЕНИЯ выполняется загрузка управляющей информации из основной памяти в управляющие регистры. По команде ЗАПИСЬ В ПАМЯТЬ УПРАВЛЕНИЯ информация перено-

сится из управляющих регистров в основную память. Эти две команды подобны командам ЗАГРУЗКА ГРУППОВАЯ и ЗАПИСЬ В ПАМЯТЬ ГРУППОВАЯ.

Для тех средств, которым это необходимо, выделяется один или несколько разрядов в управляющих регистрах. Если некоторое средство и соответствующие ему биты управляющих регистров в данной установке имеются, то эти биты выполняют определенные управляющие функции. При этом команда ЗАПИСЬ В ПАМЯТЬ УПРАВЛЕНИЯ возвращает в память инфор-

мацию из управляющих регистров, которая была занесена туда при выполнении команды

49

ЗАГРУЗКА УПРАВЛЕНИЯ или при выполнении сброса. При выполнении команды ЗАПИСЬ В ПАМЯТЬ УПРАВЛЕНИЯ значение неиспользуемых битов управляющих регистров непредсказу-

емо.

Во время загрузки регистров информация не контролируется на наличие таких особых слу-

чаев, как недопустимый код размера сегмента или страницы или же адрес, задающий отсут-

ствующую или защищенную ячейку памяти. Правильность информации контролируется, и осо-

бые случаи, если они имеются, фиксируются позднее, во время использования этой информа-

ции.

Здесь приводится только общее описание структуры управляющих регистров; назначение отдельных битов регистров объясняется при описании тех средств, с которыми эти биты связа-

ны. Краткое описание распределения управляющих регистров приведено в табл. 4.1, где пока-

зано соответствие полей управляющих регистров и связанных с ними средств, а также исход-

ные значения полей, устанавливаемые при выполнении сброса.

Таблица 4.1. Назначение полей управляющих регистров

50