4. Risc и cisc процессоры.

Начиная с 50-х годов и до середины 80-х развитие процессоров шло по традиционному пути. Архитектура процессоров усложнялась в основном за счет развития технологии, а не за счет принципиально новых идей. Система машинных команд таких процессоров также постоянно усложнялась, что было обусловлено стремлением, обеспечить поддержку новых сложных языков высокого уровня (ЯВУ). Все разработанные за этот период времени процессоры относятся к типу CISC (common instruction set computer – «процессор с полным набором команд»). В середине 80-х этот путь развития был поставлен под сомнение, что привело к появлению RISC – процессоров (reduce instruction set computer – «процессор с сокращенным набором команд»). Рассмотрим далее причины, которые привели к этому повороту.

По мере того как стоимость аппаратной части CISC – процессоров уменьшалась, увеличивались затраты на программное обеспечение. Помимо высокой стоимости и неудобств в использовании, к недостаткам программного обеспечения относится наличие элемента ненадежности: для всех программ характерно выявление все новых и новых ошибок даже после нескольких лет эксплуатации. Фирмы решали эту проблему путем создания все более сложных ЯВУ, которые помогали программистам избегать ошибок. Однако, этот подход породил другую проблему –«семантический разрыв». Проблема заключается в существенном различии между операторами ЯВУ и машинными командами процессоров. Таким образом, этот разрыв привел к неэффективному выполнению операторов, чрезмерному объему программ и большой сложности компиляторов. Пришлось искать архитектурные решения, направленные на устранение этого разрыва.

К основным особенностям CISC архитектур относятся:

• использование сложных машинных команд;

• большое число используемых способов адресации;

• аппаратная реализация некоторых операторов ЯВУ.

Эти особенности, как предполагается, способствуют достижению следующих целей:

• облегчить труд разработчиков компиляторов;

• повысить эффективность выполнения операторов;

• обеспечит базу для использования гораздо более изощренных ЯВУ.

В конце концов, такой подход породил сомнения у некоторых разработчиков, и они провели исследование и анализ программ, написанных на ЯВУ. При этом выяснилось, что 2/3 операторов составляют простейшие операторы вида А=В. Был сделан вывод, что подгонка системы команд под ЯВУ не самая лучшая стратегия. Гораздо более эффективным может оказаться путь оптимизации наиболее часто встречающихся в программах операторов.

Обобщение этих и других исследований привело к тому, что были сформулированы три принципиальные особенности архитектуры RISC – процессоров:

• использование большого числа (до нескольких сотен) внутренних регистров, с целью снижения числа обращений к ОП;

• использование эффективного конвейера команд, эффективность которого обеспечивается простотой форматов машинных команд;

• использование сокращенного набора машинных команд, что и позволяет использовать простые форматы машинных команд.

Существует много подходов к построению RISC – процессоров, однако у них у всех есть общие характеристики:

• Одна машинная команда выполняется за один машинный цикл. Это позволяет реализовать большинство машинных команд аппаратным образом и, следовательно, обеспечить более высокое быстродействие, по сравнению с CISC – процессорами, где большинство команд требуют использования микропрограмм.

• Большинство операций имеют тип «регистр-регистр». Это позволяет упростить УУ и тем самым повысить быстродействие.

• Используются только простые способы адресации. Это можно считать и достоинством и недостатком, так как формат команды упрощается, но более сложные способы адресации приходится организовывать программно.

• Простые форматы машинных команд. Обычно используется один или несколько (два-три) формата. При этом все команды имеют фиксированную длину и фиксированное расположение полей. Такой подход дает возможность легко реализовать конвейер команд, упростить УУ и, в конечном итоге, повысить быстродействие процессора.

Выпускаемые в настоящее время процессоры сочетают в своей архитектуре особенности RISC и CISC процессоров.