Программирование кпдп вт37
Часть внутренних регистров ВТ37 имеют формат восемь бит, другая часть – 16 бит. Для того, чтобы по восьмиразрядной шине загрузить 16 разрядный регистр, требуется две передачи. Перед началом загрузки (или считывания) 16 битного регистра ВТ37, необходимо программным образом установить в ноль триггер «старший/младший», находящийся внутри ВТ37.
Системные адреса 0h, 2h, 4h и 6h выделены 16 разрядным регистрам адреса, соответственно канала 0, канала 1 и. т. д.
Системные адреса 1h, 3h, 5h и 7h присвоены счетчиком байт соответствующих каналов. По этим адресам загружаются размеры передаваемых блоков (число байт в блоке минус 1). Счетчики имеют формат 16 бит, но максимальный размер блока 214.
Все остальные регистры КПДП имеют формат 8 бит.
По адресу 8h загружается командное слово КПДП. Оно относится сразу ко всем каналам и имеет формат, показанный (в упрощенном виде!) на рис. 27.
Рис. 27
D1=1 – режим автофиксации при передаче «память –память».
=0 – нет режима автофиксации.
D0 =1 – режим «память – память».
=0 – нет режима «память – память».
По адресу 0bh производится настройка каналов на режимы работы. Настройка по этому адресу производится для каждого канала. Настроечное слово имеет формат, показанный на рис. 28.
Рис. 28
N1 и N0 задают двоичный номер канала.
D7 и D6 задают режим работы канала (00 – передача по требованию, 01 – одиночная передача, 10 – блоковая передача, 11 – каскадный режим).
D5 =1 – автодекремент адреса.
=0 – автоинкремент адреса.
D4 =1 – есть автоинициализация.
=0 – нет автоинициализации.
D3 и D2 задают направление передачи (01- из ВУ в ОП, 10 – из ОП в ВУ).
Передача любого байта по адресу 0ch, сбрасывает триггер старший/младший.
Передача любого байта по адресу 0dh вызывает программный сброс контроллера (аналогично действию сигнала RESET).
Передача любого байта по адресу 0eh демаскирует все каналы контроллера.
2.
2.21 Организация процессорного модуля вм86.
Для того чтобы получить из ВМ86 работоспособный процессор, необходимо реализовать на его основе так называемый процессорный модуль. Последний включает в себя МП ВМ86, генератор ГФ84 и шинный интерфейс, подключающий МП к системной шине.
Подключение генератора ГФ84 производится стандартным образом (смотри рис. 29).
Данная микросхема может работать от внешнего и от внутреннего генераторов. В последнем случае к входам Х1 и Х2 подключается кварцевый резонатор. Сигнал на входе F/C определяет, от какого генератора работает ГФ84. Если на F/C подан нулевой сигнал – от внутреннего, если единичный – от внешнего. Внешний генератор (если он используется) подключается к входу EFI.
Частоты, снимаемые с выходов OSC и PCLK, можно использовать для тактирования внешних устройств.
При работе от внутреннего генератора к входу TANK может быть подключен LC – контур, выделяющий третью гармонику кварца.
Вход CSYNC используется в многопроцессорных системах, в которых к каждому процессору подключен свой ГФ84. При этом с помощью простой внешней схемы, вырабатывающей сигнал на входы CSYNC всех генераторов, обеспечивается их фазовая синхронизация.
Сигнал RESET (сброс) должен поступать на процессор при включении питания и при нажатии кнопки «Сброс». Временные характеристики этого сигнала обеспечивает внешняя схема, формирующая сигнал на вход RESIN.
Рис. 29
ГФ84 формирует сигнал готовности (READY) в соответствии с выражением:
READY = AEN1&RDY1 AEN2&RDY2.
Под шинным интерфейсом будем понимать совокупность внешних схем, обеспечивающих подключение ВМ86 к системной шине управления, системной шине данных и системной шине адреса.
Для подключения ВМ86 к ШУ необходимо поставить внешнюю логику, формирующую системные сигналы MR, MW, IOR и IOW, поскольку сам ВМ86 таких сигналов не вырабатывает.
Схема, формирующая указанные сигналы приведена на рис. 30.
Здесь сигнал BUSEN (bus enable – “шина доступна” ) – системный управляющий сигнал, обеспечивающий блокировку доступа к СШ. В качестве этого сигнала можно, например, брать сигнал с выхода AEN контроллера прямого доступа к памяти ВТ37.
Конечно, рассмотренные четыре сигнала не исчерпывают шину управления. Кроме них по ШУ передаются сигналы INT, INTA, HRQ, HLDA и другие. Однако эти сигналы обычно не требуют для своего формирования каких-либо внешних схем, а снимаются непосредственно с выходных линий ВМ86, ВТ37, ВН59 и других БИС.
Рис 30.
Нагрузочная способность выходных линий ВМ86 весьма мала. Поэтому для организации системной шины данных на соответствующие выходы ВМ86 ставятся шинные формирователи (ШФ). На них возлагаются две задачи: увеличить нагрузочную способность линий AD 15-0 и обеспечивать отключение МП от ШД, когда по ШД нет передачи информации. Обычно в качестве ШФ используются восьмиразрядные микросхемы К580ВА86. организация ШД на этих микросхемах показана на рис. 31. Активный (нулевой) сигнал на выходе DEN ВМ86, стробирующий передачу информации по ШД, подключает ШФ к ШД и линиям AD ВМ86. Сигнал на входе Т определяет направление передачи информации через ШФ:
при Т=1 передача производится от входов А к выходам В;
при Т=0 передача производится от входов В к выходам А.
Для организации системной шины адреса используются внешние регистры-защелки. В них защелкивается вырабатываемый МП адрес ОП или порта ВУ. При этом преследуется две цели: демультиплексировать шину адрес/данные и сохранить адрес до конца текущего цикла шины. Кроме того, регистры позволяют отключать МП от ША, например, при прямом доступе к памяти. Всего в регистрах приходится запоминать 21 бит информации (20 адресных сигналов и сигнал BHE). Для указанных целей обычно используются восьмиразрядные регистры К1810ИР82. Один из вариантов организации ША на этих микросхемах показан на рис. 32.
Рис. 31
Рис. 32