- •Предисловие
- •Глава 1. Общие сведения о микропроцессорах
- •1.1 Классификация микропроцессоров
- •1.2 Характеристики микропроцессоров
- •1.2.1 Тактовая частота
- •1.2.2 Архитектура процессора
- •1.2.3 Технологический процесс производства
- •1.2.4 Частота системной шины
- •1.2.5 Размер кэша
- •1.3 Типы архитектур микропроцессоров
- •1.4 Структурная схема микропроцессоров
- •1.4.1 Микропроцессор Фон-Неймана
- •1.4.2 Конвейер
- •1.4.3 Зависимость между частотой и количеством ступеней конвейера
- •1.5 Представление информации в эвм
- •1.5.1 Двоичное представление целых чисел
- •1.5.2 Представление символьной информации
- •Глава 2. Архитектура микропроцессоров ia-32
- •2.1 Состав и функции регистров
- •2.1.1 Основные регистры
- •2.1.2 Регистры дополнительных функциональных модулей
- •2.2 Типы адресации
- •2.3 Система команд
- •2.3.1 Классификация команд
- •2.3.2 Формат команды
- •2.3.3 Однобайтовые команды
- •2.3.4 Непосредственно заданные операнды
- •2.3.5 Команды с регистровыми операндами
- •2.3.7 Команды с операндами, расположенными в памяти
- •Глава 3. Организация многоуровневой памяти
- •3.1 Принцип построения многоуровневой памяти
- •3.2 Организация кэш-памяти
- •3.3 Протоколы когерентности памяти микропроцессоров
- •3.4 Страничная организация памяти
- •Глава 4. Режимы работы процессоров ia-32
- •4.1 Обзор режимов работы
- •4.2 Реальный режим адресации
- •4.3 Защищённый режим
- •4.3.1 Дескрипторные таблицы
- •4.3.2 Дескрипторные регистры
- •4.3.3 Дескриптор
- •4.3.4 Односегментная модель памяти
- •4.3.5 Многосегментная модель памяти
- •Глава 5. Страничная организация памяти в процессорах ia‑32
- •5.1 Каталог страниц
- •5.2 Таблица страниц
- •5.3 Страничная переадресация
- •5.4 Диспетчер виртуальных машин системы Microsoft Windows
- •Глава 6. Архитектура процессоров с параллелизмом уровня команд
- •6.1 Подходы к использованию ресурса транзисторов в микропроцессорах
- •6.2 Суперскалярные процессоры и процессоры с длинным командным словом
- •6.3 Зависимости между командами, препятствующие их параллельному исполнению
- •6.4 Предварительная выборка команд и предсказание переходов
- •6.5 Условное выполнение команд в vliw-процессорах
- •6.6 Декодирование команд, переименование ресурсов и диспетчеризация
- •6.7 Исполнение команд
- •6.8 Завершение выполнения команды
- •6.9 Направления развития архитектуры процессоров с параллелизмом уровня команд
- •Глава 7. Мультитредовые микропроцессоры
- •7.1 Основы мультитредовой архитектуры
- •7.2 Выявление тредов
- •7.3 Мультитредовые процессоры с тредами, выявляемыми путем анализа потоков управления программы
- •7.3.1 Мультитредовая модель выполнения программы
- •7.3.2 Мультитредовые программы
- •7.3.3 Аппаратные средства мультитредовой архитектуры
- •7.3.4 Преимущества мультитредовой архитектуры
- •7.4 Мультитредовые процессоры с тредами, выявляемыми путем анализа потоков данных программы
- •7.5 Специфика мультитредовых моделей распараллеливания
- •Глава 8. Модуль обработки вещественных чисел
- •8.1 Представление чисел с плавающей запятой
- •8.2 Состав модуля fpu
- •Глава 9. Основы 64-разрядной архитектуры
- •9.1 Состав и назначение регистров микропроцессора ia-64
- •9.2 Особенности архитектуры epic
- •9.3 Архитектура x86-64
- •9.4 Структура одноядерного процессора
- •9.5 Многоядерные процессоры
- •9.6 Зачем нужны “лишние” разряды?
- •Глава 10. Современные 64-разрядные микропроцессоры корпораций Intel и amd
- •10.1 Архитектура Intel Core 2
- •10.1.1 Intel Wide Dynamic Execution
- •10.1.2 Intel Intelligent Power Capability
- •10.1.3 Intel Advanced Smart Cache
- •10.1.4 Intel Smart Memory Access
- •10.1.5 Intel Advanced Digital Media Boost
- •10.1.6 Логическая схема процессора
- •10.2 Архитектура Intel Core i7
- •10.2.1 Технология Hyper-Threading в архитектуре Nehalem
- •10.2.2 Иерархия кэш-памяти в архитектуре Nehalem
- •10.3 Хронология развития семейств микропроцессоров с архитектурой Nehalem
- •10.4 Архитектура amd Athlon 64
- •10.4.1 Ядро процессора
- •10.4.3 Контроллер памяти
- •10.4.4 Контроллер HyperTransport
- •10.5 Архитектура amd k10
- •10.4.1 Технология amd Memory Optimizer Technology
- •10.5.2 Ядро процессора
- •10.5.3 Предвыборка данных и инструкций
- •10.5.4 Выборка из кэша
- •10.5.5 Предсказание переходов и ветвлений
- •10.5.6 Процесс декодирования
- •10.5.7 Диспетчеризация и переупорядочение микроопераций
- •10.5.8 Выполнение микроопераций
- •10.5.9 Технологии энергосбережения
- •10.5.10 Шина HyperTransport 3.0
- •10.5.11 Семейство процессоров Barcelona
- •10.5.12 Семейство процессоров Phenom
- •Глава 11. Технологии, поддерживаемые современными микропроцессорами
- •11.1 Технологии тепловой защиты
- •11.1.1 Технология Thermal Monitor
- •11.1.2 Технология Thermal Monitor 2
- •11.1.3 Режим аварийного отключения
- •11.2 Технологии энергосбережения
- •11.2.1 Технология Enhanced Intel SpeedStep
- •11.2.2 Технология Cool'n'Quiet
- •11.3 Технология расширенной памяти
- •11.4 Технология антивирусной защиты
- •11.5 Технология виртуализации
- •11.6 Реализация технологий в современных микроархитектурах
- •11.6.2 Em64t – NetBurst
- •11.6.3 Intel Core
- •11.6.4 Intel Atom
- •11.6.5 Nehalem
- •11.6.6 Xeon
- •Глава 12. Графические микропроцессоры
- •12.1 Основные термины и определения
- •12.2 Технологии построения трёхмерного изображения
- •12.2.1 Технологии повышения реалистичности трехмерного изображения
- •12.3 Шейдерный процессор
- •12.4 Особенности современных графических процессоров
- •Глава 13. Однокристальные микроконтроллеры
- •13.1 Общая характеристика микроконтроллеров
- •13.2 Микроконтроллеры семейства avr
- •Почему именно avr?
- •13.3 Общие сведения об омк avr
- •13.4 Характеристики avr-микроконтроллеров
- •Глава 14. Технология производства микропроцессоров
- •14.1 Особенности производства процессоров
- •14.2 Новые технологические решения
- •14.3 Технология производства сверхбольших интегральных схем
- •I. Выращивание кристалла кремния
- •II. Создание проводящих областей
- •III. Тестирование
- •IV. Изготовление корпуса
- •V. Доставка
- •14.4 Перспективы производства сбис
- •Англо-русский словарь терминов и аббревиатур
- •Библиографический список
- •Интернет-ссылки
- •350072. Краснодар, ул. Московская, 2, кор. А.
Министерство образования и наука РФ
Федеральное государственное бюджетное
образовательное учреждение
Высшего профессионального образования
«Кубанский государственный технологический университет»
В.Н. Марков
МИКРОПРОЦЕССОРЫ
Утверждено Редакционно-издательским советом университета в качестве учебного пособия
Краснодар
2013
УДК 681.3
В.Н.Марков Микропроцессоры: Учебное пособие / Кубан. гос. технол. ун-т., Краснодар: Изд. ФГБОУВПО «КубГТУ», 2013. – 250 с.
В учебном пособии рассмотрена архитектура, принцип действия и режимы работы 32- и 64-разрядных микропроцессоров Intel и AMD, а также микроконтроллеров AVR, организация многоуровневой памяти, большое уделено внимание архитектуре с параллелизмом уровня команд, мультитредовым и графическим процессорам. Приведён подробный обзор функциональных технологий, поддерживаемых современными микропроцессорами, а также существующих и перспективных технологий производства полупроводниковых кристаллов.
Предназначено для студентов специальностей 231000 – «Программная инженерия»
Ил. 69. Табл. 26. Библиогр.: 5 назв.
Рецензенты:
д-р.техн.наук, проф. каф.Защиты информации в автоматизированных системах, О.А. Финько (филиал Военной академии связи)
д-р.техн.наук., Л.А. Видовский (КубГТУ)
|
|
Кубанский государственный технологический университет, 2013 |
|
ISBN |
Содержание
|
Предисловие |
6 |
|
Глава 1. Общие сведения о микропроцессорах |
8 |
|
1.1 Классификация микропроцессоров |
8 |
|
1.2 Характеристики микропроцессоров |
11 |
|
1.3 Типы архитектур микропроцессоров |
15 |
|
1.4 Структурная схема микропроцессоров |
17 |
|
1.5 Представление информации в ЭВМ |
23 |
|
Глава 2. Архитектура микропроцессоров |
34 |
|
2.1 Состав и функции регистров |
34 |
|
2.2 Типы адресации |
46 |
|
2.3 Система команд |
47 |
|
Глава 3. Организация многоуровневой памяти |
54 |
|
3.1 Принцип построения многоуровневой памяти |
54 |
|
3.2 Организация кэш-памяти |
55 |
|
3.3 Протоколы когерентности памяти микропроцессоров |
58 |
|
3.4 Страничная организация памяти |
64 |
|
Глава 4. Режимы работы процессоров IA-32 |
66 |
|
4.1 Обзор режимов работы |
66 |
|
4.2 Реальный режим адресации |
68 |
|
4.3 Защищённый режим |
70 |
|
Глава 5. Страничная организация памяти в процессорах IA‑32 |
79 |
|
5.1 Каталог страниц |
79 |
|
5.2 Таблица страниц |
81 |
|
5.3 Страничная переадресация |
81 |
|
5.4 Диспетчер виртуальных машин ОС Microsoft Windows |
85 |
|
Глава 6. Архитектура процессоров с параллелизмом уровня команд |
87 |
|
6.1 Подходы к использованию ресурса транзисторов в микропроцессорах |
87 |
|
6.2 Суперскалярные процессоры и процессоры с длинным командным словом |
89 |
|
6.3. Зависимости между командами, препятствующие их параллельному исполнению |
90 |
|
6.4 Предварительная выборка команд и предсказание переходов |
92 |
|
6.5 Условное выполнение команд в VLIW-процессорах |
96 |
|
6.6 Декодирование команд, переименование ресурсов и диспетчеризация |
99 |
|
6.7 Исполнение команд |
101 |
|
6.8 Завершение выполнения команды |
102 |
|
6.9 Направления развития архитектуры процессоров с параллелизмом уровня команд |
103 |
|
Глава 7. Мультитредовые микропроцессоры |
106 |
|
7.1 Основы мультитредовой архитектуры |
106 |
|
7.2 Выявление тредов |
112 |
|
7.3 Мультитредовые процессоры с тредами, выявляемыми путем анализа потоков управления программы |
113 |
|
7.4 Мультитредовые процессоры с тредами, выявляемыми путем анализа потоков данных программы |
123 |
|
7.5 Специфика мультитредовых моделей распараллеливания |
125 |
|
Глава 8. Модуль обработки вещественных чисел |
127 |
|
8.1 Представление чисел с плавающей запятой |
127 |
|
8.2 Состав модуля FPU |
130 |
|
Глава 9. Основы 64-разрядной архитектуры |
134 |
|
9.1 Состав и назначение регистров микропроцессора IA-64 |
134 |
|
9.2 Особенности архитектуры EPIC |
137 |
|
9.3 Архитектура x86-64 |
144 |
|
9.4 Структура одноядерного процессора |
146 |
|
9.5 Многоядерные процессоры |
148 |
|
9.6 Зачем нужны “лишние” разряды |
149 |
|
Глава 10. Современные 64-разрядные микропроцессоры корпораций Intel и AMD |
152 |
|
10.1 Архитектура Intel Core 2 |
152 |
|
10.2 Архитектура Intel Core i7 |
162 |
|
10.3 Хронология развития семейств микропроцессоров с архитектурой Nehalem |
166 |
|
10.4 Архитектура AMD K8 |
167 |
|
10.5 Архитектура AMD K10 |
174 |
|
Глава 11. Технологии, поддерживаемые современными микропроцессорами |
187 |
|
11.1 Технологии тепловой защиты |
187 |
|
11.2 Технологии энергосбережения |
190 |
|
11.3 Технология расширенной памяти |
192 |
|
11.4 Технология антивирусной защиты |
194 |
|
11.5 Технология виртуализации |
195 |
|
11.6 Реализация технологий в современных микроархитектурах |
197 |
|
Глава 12. Графические микропроцессоры |
207 |
|
12.1 Основные термины и определения |
207 |
|
12.2 Технологии построения трёхмерного изображения |
207 |
|
12.3 Шейдерный процессор |
211 |
|
12.4 Особенности современных графических процессоров |
214 |
|
Глава 13. Однокристальные микроконтроллеры |
216 |
|
13.1 Общая характеристика микроконтроллеров |
216 |
|
13.2 Микроконтроллеры семейства AVR |
219 |
|
13.3. Общие сведения об ОМК AVR |
221 |
|
13.4 Характеристики AVR-микроконтроллеров |
226 |
|
Глава 14. Технология производства микропроцессоров |
229 |
|
14.1 Особенности производства |
229 |
|
14.2 Новые технологические решения |
232 |
|
14.3 Технология производства сверхбольших интегральных схем |
236 |
|
14.4 Перспективы производства СБИС |
241 |
|
Англо-русский словарь терминов и аббревиатур |
243 |
|
Библиографический список |
250 |
Предисловие
За последние годы радикально изменилась стратегия развития процессоров. Длившаяся на протяжении многих лет “гонка гигагерц” ушла в прошлое, а основной тон стали задавать многоядерные процессоры с 64‑разрядной архитектурой. В последнее время прослеживается тенденция перераспределения функциональных блоков между процессорами, системной логикой и видеоадаптерами.
Ежегодно в компьютерной индустрии происходит огромное количество изменений, связанных с совершенствованием технологий, улучшением технических характеристик и потребительских качеств выпускаемых продуктов. В микропроцессорах – наиболее сложных микроэлектронных устройствах – воплощены самые передовые достижения научной и инженерной мысли. Следить за непрерывно происходящими изменениями становится всё сложнее. Это пособие призвано помочь широкому кругу читателей – как начинающим, так и опытным пользователям компьютеров, разобраться в многообразии предлагаемых производителями продуктов и аппаратных решений.
Пособие состоит из 14 глав и англо-русского словаря терминов и аббревиатур.
В первой главе “Общие сведения о микропроцессорах” приведена развёрнутая характеристика современных микропроцессоров, рассмотрены Принстонская и Гарвардская архитектуры. Большое внимание уделено низкоуровневому представлению различных типов данных в памяти компьютера и операциям над этими типами в сверхоперативной памяти компьютера, ограниченной разрядностью регистров. Также рассмотрены способы адресации байтов.
Во второй главе “Архитектура микропроцессоров” рассмотрены 32-разрядные микропроцессоры корпорации Intel. Основное внимание уделено составу регистров и их функциям, а также различным типам адресации операндов. Кратко рассмотрены регистры дополнительных функциональных модулей. Дано систематизированное описание команд 32-разрядных микропроцессоров. Полное описание системы команд приведено в приложении Б.
Третья глава “Организация многоуровневой памяти” посвящена вопросам организации работы кэш-памяти, рассмотрены основные протоколы когерентности памяти. Затронут вопрос виртуализации памяти как дополнительный способ достижения эффекта сокращения времени доступа в основную память.
Четвёртая глава “Режимы работы процессоров IA-32” содержит описание всех режимов работы 32-разрядных Intel-совместимых микропроцессоров. Основное внимание уделено рассмотрению защищённого режима, который собственно и используется современными операционными системами. Приведено поразрядное описание и функции регистров микропроцессора, предназначенных для организации защищённого режима работы микропроцессоров.
В пятой главе “Страничная организация памяти в процессорах семейства IA‑32” приведено поразрядное описание и функции регистров микропроцессора, предназначенных для страничной организации памяти.
Шестая глава “Архитектура процессоров с параллелизмом уровня команд” рассматривает теоретические аспекты параллельных вычислений и способы программного и аппаратного распараллеливания вычислений в 32- и 64-разрядных микропроцессорах.
В седьмой главе “Мультитредовые микропроцессоры” рассмотрена архитектура поддержки одновременного выполнения различных вычислительных потоков, используемая во всех современных микропроцессорах.
Восьмая глава “Модуль обработки вещественных чисел” содержит подробное описание способов представления чисел с плавающей запятой, а также поразрядное описание регистров модуля и их функций. Описание команд обработки вещественных чисел вынесено в приложение В.
Девятая глава “Основы 64-разрядной архитектуры” посвящена описанию структуры, состава и принципам функционирования многоядерных процессоров корпораций Intel и AMD.
В десятой главе “Современные 64-разрядные микропроцессоры корпораций Intel и AMD” дано описание новейших архитектурных решений Intel Core i7 и AMD K10 корпораций Intel и AMD.
Одиннадцатая глава “Технологии, поддерживаемые современными микропроцессорами” содержит описание технологий тепловой защиты, энергосбережения, антивирусной защиты и т.п.
Двенадцатая глава “Графические микропроцессоры” содержит описание аппаратных решений, используемых для поддержки обработки трёхмерной графики в реальном времени. Рассмотрен конвейерный расчёт трёхмерных сцен в шейдерном процессоре.
В тринадцатой главе “Однокристальные микроконтроллеры” кратко рассмотрены состав, назначение и принцип действия микроконтроллеров, приведено описание архитектуры, режимы работы и характеристики микроконтроллеров AVR корпорации Atmel.
Четырнадцатая глава “Технология производства микропроцессоров” даёт понятие технологического процесса производства микросхем, описывает новейшие технологические решения и используемые при этом материалы для производства СБИС, описывает технологию “напряжённого” кремния. Кроме этого глава содержит описание этапов производства СБИС от выращивания кристалла до изготовления корпуса. В конце главы рассмотрены перспективы производства СБИС.