Лабораторная работа № 10 шифратор

Цель работы:

изучение схемотехники цифровых шифраторов.

Оборудование:

Multisim 2001

Введение

Шифратором или кодером (encoder) обычно называют устройство, преобразующее унарный позиционный код, получаемый от клавиатуры, в какую либо разновидность двоичного кода. Классический шифратор имеет М входов и N выходов, и при подаче активного сигнала на один из входов (обязательно на один, и не более) на выходе появляется параллельный двоичный или, или иной параллельный код, указывающий на номер возбужденного входа.

Рис. Общая схема шифратора

Если шифратор выполнен в виде отдельной микросхемы, то на схеме он обозначается следующим образом:

Приоритетный шифратор

Приоритетные шифраторы выполняют более сложную операцию. При работе ЭВМ и в других устройствах часто решается задача определения приоритетного претендента на пользование каким-либо ресурсом. Несколько конкурентов выставляют свои запросы на обслуживание, которые не могут быть удовлетворены одновременно. Нужно выбрать того, кому предоставляется право первоочередного обслуживания. Простейший вариант решения указанной задачи — присвоение каждому источнику запросов фиксированно­го приоритета. Например, группа из восьми запросов R7—R0 (R от англ. request) формируется так, что высший приоритет имеет источник номер семь, а далее приоритет уменьшается от номера к номеру. Самый младший приоритет у нулевого источника — он будет обслуживаться только при от­сутствии всех других запросов. Если имеются одновременно несколько за­просов, обслуживается запрос с наибольшим номером.

Приоритетный шифратор вырабатывает на выходе двоичный номер старшего запроса.

Легко видеть, что при наличии всего одного возбужденного входа приоритет­ный шифратор работает так же, как и двоичный. Поэтому в сериях элементов двоичный шифратор как самостоятельный элемент может отсутствовать. Ре­жим его работы — частный случай работы приоритетного шифратора.

В промышленных сериях элементов имеются приоритетные шифраторы для восьмиразрядных и десятиразрядных слов. Функционирование их отображается в таблице.

Таблица

EI	R7	R6	R5	R4	R3	R2	R1	R0	а2	a1	a0	G	E0
1	1	X	X	X	X	X	X	X	1	1	1	1	0
1	0	1	X	X	X	X	X	X	1	1	0	1	0
1	0	0	1	X	X	X	X	X	1	0	1	1	0
1	0	0	0	1	X	X	X	X	1	0	0	1	0
1	0	0	0	0	1	X	X	X	0	1	1	1	0
1	0	0	0	0	0	1	X	X	0	1	0	1	0
1	0	0	0	0	0	0	1	X	0	0	1	1	0
1	0	0	0	0	0	0	0	1	0	0	0	1	0
1	0	0	0	0	0	0	0	0	0	0	0	0	1
0	X	X	X	X	X	X	X	X	0	0	0	0	0

Таблица полностью характеризует работу приоритетного шифратора при всех возможных комбинациях сигналов: EI — сигнала разрешения работы данного шифратора; Е0 — сигнала, вырабатываемого на выходе данного шифратора при отсутствии запросов на его входах для разрешения работы следующего (младшего) шифратора при наращивании размерности шифра­торов; G — сигнала, отмечающего наличие запросов на входе данного шиф­ратора; R7—R0 — запросов на входах шифратора; а2— a0 — значений разря­дов выходного двоичного кода, формирующего номер старшего запроса. Все перечисленные сигналы формируются при условии EI = 1 (работа шифрато­ра разрешена). При EI = 0 независимо от состояний входов запросов все выходные сигналы шифратора становятся нулевыми.

Наращивание размерности приоритетного шифратора

Условное обозначение шифратора приоритета показано на рис., на котором изображено наращивание числа входов запросов вдвое (от 8 до 16). При этом показаны шифраторы с инверсными входами и выходами, как это свойственно большинству серий элементов.

Шифратор 2 — старший по приоритету, его работа всегда разрешена подачей нуля на вход EI2. Если на входах R8...R15 есть хотя бы один запрос, то раз­решения на работу младшего шифратора 1 нет (Е02 = 1). Выходы шифратора 1 пассивны, т. е. имеют единичные значения. При этом элементы И-НЕ с номе­рами 1, 2, 3 играют роль инверторов для сигналов аi2 (i = 0, 1, 2). Поэтому на выходах a0, а1, а2 схемы в целом формируются сигналы от нуля до семи в за­висимости от номера старшего запроса в шифраторе 2, что вместе с единицей на выходе Е02 дает номера от 8 до 15.

Рис. Схема наращивания размерности приоритетного шифратора

Если на входах шифратора 2 запросов нет, он разрешает работу младшего, вырабатывая сигнал Е02 = 0, и приводит свои выходы a0, а1, а2 в пассивное единичное состояние. Теперь на выходы а, схемы в целом передаются инвер­тированные значения выходов a01, а11, а21 младшего шифратора, что вместе с нулем в разряде а3 соответствует номерам от нуля до семи.

Таким образом, строится схема с 16 входами запросов, причем вход R15 имеет старший приоритет. Выход элемента 4 принимает единичное значение при на­личии хотя бы одного запроса в любом из шифраторов и может использоваться как сигнал запроса на прерывания для процессора с последующим указанием процессору номера старшего запроса.

Двоично-десятичное кодирование

Если каждый разряд десятичного числа представить двоичным эквивалентом, то результат получим в виде кода, который называется двоично-десятичным кодом. Так как десятичный разряд может быть равен 9, требуется четыре бита, чтобы закодировать каждый разрыд (двоичный код для 9 равен 1001).

8 7 4 (десятичный код)

1000 0111 0100 (двоично-десятичный код)

Двоично-десятичный код, таким образом, представляет каждый разряд десятичного числа четырехбитовым двоичным числом. При этом используются только числа от 0000 до 1001. Двоично-десятичный код не использует числа 1010, 1011, 1100, 1101, 1110 и 1111. Другими словами, применяются только 10 из 16 возможных четырехбитовых групп двоичного кода. Если вдруг в машине, работающей с двоично-десятичным кодом, каким-то образом появляется одно из таких «запрещенных» чисел, то обычно выдается сообщение об ошибке.

ПРАКТИЧЕСКОЕ ЗАДАНИЕ

1. Разработайте и реализуйте в Multisim 2001 схему шифратора в соответствии с одной из приведенных таблиц истинности, используя предложенный набор логических элементов; (S0-S3 - входные переменные, Q0-Q1, C - выходные).

Таблица A

А3	А2	А1	А0	Q1	Q0	C
0	0	0	0	1	1	1
0	0	0	1	1	1	0
0	0	1	0	1	0	0
0	1	0	0	0	1	0
1	0	0	0	0	0	0

Таблица B

А3	А2		А1		А0		Q1		Q0		C
0		0		0		0		0		0		0
0		0		0		1		0		0		1
0		0		1		0		0		1		1
0		1		0		0		1		0		1
1		0		0		0		1		1		1

Таблица A

А3	А2	А1	А0	Q1	Q0	C
1	1	1	1	0	0	0
1	1	1	0	0	0	1
1	1	0	1	0	1	1
1	0	1	1	1	0	1
0	1	1	1	1	1	1

Таблица B

А3	А2	А1	А0	Q1	Q0	C
1	1	1	1	1	1	1
1	1	1	0	1	1	0
1	1	0	1	1	0	0
1	0	1	1	0	1	0
0	1	1	1	0	0	0

2. Разработайте и реализуйте в Multisim 2001 схему приоритетного шифратора 4:2, преобразующего десятичный код в двоично-десятичный, с приоритетом старшего разряда в соответствии с приведенной таблицей истинности (активный уровень 0), используя предложенный набор логических элементов.

Таблица Е

А3	А2	А1	А0	Q1	Q0	С
0	Х	Х	Х	0	0	0
1	0	Х	Х	0	1	0
1	1	0	Х	1	0	0
1	1	1	0	1	1	0
1	1	1	1	1	1	1

2. Воспользовавшись приведенным теоретическим материалом, аналогично реализуйте Multisim 2001 схему увеличения разрядности шифратора 8:3 до 16:4, используя микросхемы 74148N, 74LS148N(D), 74LS348N(D), 74HC148N(DW), 4532BT(BP).

КОНТРОЛЬНЫЕ ЗАДАНИЯ

1. По заданию преподавателя выполните преобразования между двоичными, десятичными, восьмеричными и шестнадцатеричными числами.

2. Запишите логические выражения, описывающие работу собранной схемы.

3. Нарисуйте схему диодного шифратора для Вашей таблицы истинности.

4. Разберитесь в схеме интегрального приоритетного шифратора К555ИВ1 (74148):

5. Разберитесь в схеме 16-входового приоритетного шифратора, составленного из двух микросхем 74148 (схема взята из документации на 74F148 фирмы MOTOROLA):